[发明专利]一种DMA控制装置和图像处理器

说明书

本发明适用于数字图像处理领域，提供了一种DMA控制装置和图像处理器。所述DMA控制装置包括总线接口单元、DMA读传输仲裁单元、N路读缓存控制单元、DMA写传输仲裁单元、N路写缓存控制单元、N个流水处理模块和一时序产生单元，其中N为大于或等于2的自然数。本发明使得在ISP等实时输入的芯片系统中，DMA控制装置能够结合图像处理模块进行准确合理的判决，针对多路不同的数据访问请求，可以实现DMA传输参数的硬件自动配置。

技术领域

本发明属于数字图像处理领域，尤其涉及一种DMA控制装置和图像处理器。

背景技术

在计算机数字图像处理技术的领域中，伴随着半导体技术的高速发展，SOC(System-On-a-Chip，片上系统)芯片的规模越来越大、功能日益复杂，需要进行大批量数据的连续搬运和传输的工作。DMA(Direct Memory Access，直接存储器存取)技术广泛用于系统中大批量数据的传输，待DMA工作后，数据的搬运不需要CPU参与，减轻了CPU的负担，使得CPU在启动DMA后可以做其它事，同时极大地提高了数据的传输效率。

现有的DMA技术中，通常根据配置好的一些传输参数，例如源地址、目的地址和传输长度等后，通过CPU配置启动DMA进行数据的传输。在ISP(Image Signal Processing，图像信号处理)等实时图像数据输入的系统中，图像数据都是从外部传感器按照一定的行频和场频连续输入进来，为了图像视频的实时性需要按行对输入数据进行处理。在高性能的ISP处理芯片中，需要进行3D降噪、图像去雾处理、坏点校正以及锐化等强大的功能处理，当这些模块开启后，需要从外部存储器中访问大量的帧缓存数据。一行时间内，可能会有很多路数据访问的请求，而且每一路请求长度可能不一样。此外，这些不同功能模块的数据，都要求在相应功能模块的下一个行同步信号到来之前读取到相应的位置。

针对ISP处理中实时性连续输入的图像数据，现有DMA控制装置不能充分地结合图像处理模块自动地进行DMA传输参数的硬件配置，不能结合图像功能模块进行多路请求的准确合理判决。

发明内容

本发明的目的在于提供一种DMA控制装置和图像处理器，旨在解决现有DMA控制装置针对ISP处理中实时性连续输入的图像数据，不能充分地结合图像处理模块自动地进行DMA传输参数的硬件配置，不能结合图像功能模块进行多路请求的准确合理判决的问题。

第一方面，本发明提供了一种DMA控制装置，包括总线接口单元、DMA读传输仲裁单元、N路读缓存控制单元、DMA写传输仲裁单元、N路写缓存控制单元、N个流水处理模块和一时序产生单元，其中N为大于或等于2的自然数；

总线接口单元，用于接收DMA读传输仲裁单元产生的读请求信号和传输信息，并将读请求信号和传输信息转化成复合系统总线协议的总线请求信号，当从总线上收到有效的数据后，将从外部存储器中读出的读缓存数据写到DMA读传输仲裁单元；还用于接收DMA写传输仲裁单元产生的写请求信号和传输信息，并将写请求信号和传输信息转化成复合系统总线协议的总线请求信号，当从总线上收到有效的应答后，将从DMA写传输仲裁单元读出的写缓存数据写到外部存储器；

DMA读传输仲裁单元，用于负责DMA读请求信号的仲裁并接收经总线接口单元发送的外部存储器的读缓存数据，最终将读缓存数据写到选中的其中一路读缓存控制单元中；还用于对输入的N路源请求空间进行统一编址，使得每一路映射到统一的目的地址空间中，还用于自动产生每一路的读传输长度；

读缓存控制单元，用于接收时序产生单元输出的时序输入信号，并产生仲裁请求信号，结合仲裁回应信号产生传输状态信号，并根据时序输入信号将DMA读传输仲裁单元的数据写到对应路的乒乓缓存区间中，并取出乒乓缓存区间中的数据发送到对应的流水处理模块；