[实用新型]移位寄存器电路、GOA电路和显示装置

权利要求书

1.一种移位寄存器电路，包括移位寄存器单元，所述移位寄存器单元的输出端与栅极驱动信号线连接；所述移位寄存器单元包括上拉节点、下拉节点、充放电模块、上拉节点控制模块、下拉节点控制模块和输出模块；所述上拉节点控制模块与所述上拉节点连接，所述下拉节点控制模块分别与所述上拉节点和所述下拉节点连接，所述充放电模块分别与所述上拉节点和所述移位寄存器单元的输出端连接，所述输出模块分别与所述上拉节点、所述下拉节点和所述移位寄存器单元的输出端连接；其特征在于，所述移位寄存器电路还包括：

触控电位控制单元，分别与触控电位控制端、所述移位寄存器单元的输出端、所述上拉节点、所述下拉节点和低电平输出端连接，用于在触控阶段在所述触控电位控制端的控制下，控制所述移位寄存器单元的输出端、所述上拉节点和所述下拉节点都与低电平输出端连接。

2.如权利要求1所述的移位寄存器电路，其特征在于，所述触控电位控制单元包括：

第一触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述低电平输出端连接，第三极与所述移位寄存器单元的输出端连接；

第二触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述低电平输出端连接，第三极与所述上拉节点连接；以及，

第三触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述下拉节点连接，第三极与所述低电平输出端连接。

3.如权利要求2所述的移位寄存器电路，其特征在于，所述第一触控电位控制晶体管、所述第二触控电位控制晶体管、所述第三触控电位控制晶体管都为n型晶体管，所述触控电位输出端用于在所述触控阶段输出高电平，并在显示阶段输出低电平；或者，所述第一触控电位控制晶体管、所述第二触控电位控制晶体管、所述第三触控电位控制晶体管都为p型晶体管，所述触控电位输出端用于在所述触控阶段输出低电平，并在显示阶段输出高电平。

4.如权利要求1至3中任一权利要求所述的移位寄存器电路，其特征在于，所述输出模块还分别与第一时钟信号输出端和低电平输出端连接；

所述充放电模块的第一端与所述上拉节点连接，所述充放电模块的第二端与所述移位寄存器单元的输出端连接；

所述上拉节点控制模块包括输入复位子模块和上拉节点控制子模块，所述下拉节点控制模块包括第一下拉节点控制子模块和第二下拉节点控制子模块，其中，

所述输入复位子模块分别与第一扫描控制端、第二扫描控制端、第一扫描电平端、第二扫描电平端和所述上拉节点连接；

所述上拉节点控制子模块分别与所述上拉节点、所述下拉节点和所述低电平输出端连接；

所述第一下拉节点控制子模块分别与所述第一扫描电平端、所述第二扫描电平端、第二时钟信号输出端、第三时钟信号输出端、高电平输出端、所述下拉节点和下拉控制节点连接，用于在正向扫描时在所述第一扫描电平端的控制下控制所述下拉控制节点与所述第二时钟信号输出端连接，并当所述第二时钟信号输出端输出高电平时控制所述下拉节点与所述高电平输出端连接，在反向扫描时在所述第二扫描电平端的控制下控制所述下拉控制节点与所述第三时钟信号输出端连接，并当所述第三时钟信号输出端输出高电平时控制所述下拉节点与所述高电平输出端连接；

所述第二下拉节点控制子模块分别与所述上拉节点、所述下拉节点和所述低电平输出端连接。

5.如权利要求4所述的移位寄存器电路，其特征在于，所述第一下拉节点控制子模块包括：

第一下拉节点控制晶体管，第一极与所述第一扫描电平端连接，第二极与所述第二时钟信号输出端连接，第二极与所述下拉控制节点连接；

第二下拉节点控制晶体管，第一极与所述第二扫描电平端连接，第二极与所述下拉控制节点连接，第三极与所述第三时钟信号输出端连接；以及，

第三下拉节点控制晶体管，第一极与所述下拉控制节点连接，第二极与所述高电平输出端连接，第三极与所述下拉节点连接。