[实用新型]数字多道脉冲幅度分析器的硬件电路系统

说明书

本实用新型提供了数字多道脉冲幅度分析器的硬件电路系统，包括以下步骤：经过前端处理后的核脉冲模拟信号送入到高速ADC进行转换，ADC在FPGA的控制下将模数转换后的数字信号送入到FPGA，经过滤波预处理后送入FPGA外扩的SDRAM里面缓存起来，然后再送入DSP系统对数字化核脉冲信号进行极零相消、梯形成形和峰值检测处理得到核脉冲峰值，最后将取出的核脉冲峰值通过DSP系统自带的USB接口送到计算机上做谱分析处理。

技术领域

本实用新型属于硬件电路设计领域，涉及数字多道脉冲幅度分析器的硬件电路系统。

背景技术

传统的在线核谱仪中的MCA通常采用的是模拟分析技术。它的一般实现方法是先将探测器输出信号作电荷积分欲放大，再作线性放大，峰值展宽后送入较慢速度的AD变换器分析和记录。其抗干扰能力和灵活性都较差，难以适应工业现场恶劣的环境和实现粒子信号鉴别、堆积信号恢复等功能。

ADC的速度、逻辑控制、高速信号处理一直是MCA数字化的“瓶颈”。而今，高速ADC、DSP、FPGA等新器件、新技术的发展已近成熟，完全能够解决前面提出的“瓶颈”问题。脉冲信号放大后，不再通过阈值甄别电路和峰值检测电路展宽脉冲峰值，而是由高速ADC实时采样，经DSP和FPGA处理后得到精确的数字峰值。因此，精度高，性能好的DMCA将能得到广泛的应用。

发明内容

本实用新型旨在至少解决现有技术中存在的技术问题之一。

为此，本实用新型的目的在于提出数字多道脉冲幅度分析器的硬件电路系统，解决MCA在ADC的速度、逻辑控制和高速信号处理上遇到的问题，从而使精度高，性能好的DMCA得到广泛的应用。

数字多道脉冲幅度分析器的硬件电路系统包括：模拟前端、OPA642、A/D芯片、FPGA芯片、EMIF接口、DSP系统、SDRAM、串口、FLASH、USB、USB接口和计算机，步骤如下：

经过前端处理后的核脉冲模拟信号送入到高速ADC进行模数转换，所述ADC在所述FPGA的控制下将模数转换后的数字信号送入到所述FPGA，经过滤波预处理后送入所述FPGA外扩的SDRAM里面缓存起来，然后再送入所述DSP系统对数字化核脉冲信号进行极零相消、梯形成形和峰值检测处理得到核脉冲峰值，最后将取出的核脉冲峰值通过所述DSP系统自带的USB接口送到计算机上做谱分析处理。

进一步的，所述A/D芯片是ADS807E。

进一步的，信号是经过极零相消电路后送入所述的OPA642对信号进行放大，然后送入所述A/D芯片ADS807E中完成模数转换，所述ADS807E在所述FPGA芯片的控制下进行A/D转换。

进一步的，所述FPGA芯片是EP1C3TC144。

进一步的，所述DSP系统是该仪器的核心部分，采用TMS320VC5509A。

进一步的，所述EMIF为外部储存接口。

附图说明：

本实用新型的上述和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1是系统总体设计图；

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。

首先如图1所示，数字多道脉冲幅度分析器的硬件电路系统包括：模拟前端、OPA642、A/D芯片、FPGA芯片、EMIF接口、DSP系统、SDRAM、串口、FLASH、USB、USB接口和计算机总共12个部件，其运行步骤如下：