[发明专利]具有故障检测的纠错硬件

权利要求书

1.一种用于单端口存储器电路的纠错码硬件即ECC硬件，包括：

写入路径电路，其包括写入生成ECC逻辑即写入Gen ECC逻辑，所述写入Gen ECC逻辑用于从写入数据生成第一ECC位并且用于将所述第一ECC位和所述写入数据写入所述存储器电路；

读取路径电路，其包括检查ECC块，所述检查ECC块用于耦合来自所述存储器电路的读取数据，所述检查ECC块包括耦合到XOR电路的读取Gen ECC逻辑，所述读取Gen ECC逻辑具有用于耦合到所述存储器电路的ECC输出的输入，其中所述XOR电路的输出将校正子信号提供到校正子解码块，所述校正子解码块耦合到单个位纠错块即SEC块并且用于生成多位错误检测中断信号即MED中断信号；

第一多路复用器即第一MUX或第二MUX，所述第一MUX具有用于接收所述写入数据的第一输入并与所述写入ECC生成逻辑的输入串联，所述第二MUX具有用于从所述存储器电路接收所述读取数据的第一输入并与所述读取Gen ECC逻辑的输入串联；

交叉耦合连接器，其用于将来自所述存储器电路的所述读取数据耦合到所述第一MUX的第二输入，或者交叉耦合连接器，其用于将所述写入数据耦合到所述第二MUX的第二输入，以及

ECC位比较器，其用于将所述写入Gen ECC逻辑的输出与所述读取Gen ECC逻辑的输出进行比较。

2.根据权利要求1所述的ECC硬件，其中所述比较器的输出经耦合作为所述校正子解码块的使能输入并且作为所述SEC块的使能输入。

3.根据权利要求1所述的ECC硬件，其中所述ECC硬件和所述单端口存储器电路形成在至少具有半导体表面的公共衬底上。

4.根据权利要求1所述的ECC硬件，其中所述ECC硬件包括所述第一MUX和所述第二MUX。

5.一种用于单端口存储器电路的纠错码硬件即ECC硬件，包括：

写入路径电路，其包括写入生成ECC逻辑即写入Gen ECC逻辑，所述写入Gen ECC逻辑用于从写入数据生成第一ECC位并且用于将所述第一ECC位和所述写入数据写入所述存储器电路；

读取路径电路，其包括检查ECC块，所述检查ECC块用于耦合来自所述存储器电路的读取数据，所述检查ECC块包括耦合到XOR电路的读取Gen ECC逻辑，所述读取Gen ECC逻辑具有用于耦合到所述存储器电路的ECC输出的输入，其中所述XOR电路的输出将校正子信号提供到校正子解码块，所述校正子解码块耦合到单个位纠错块即SEC块并且用于生成多位错误检测中断信号即MED中断信号；

第一多路复用器即第一MUX和第二MUX，所述第一MUX具有用于接收所述写入数据的第一输入并与所述写入ECC生成逻辑的输入串联，所述第二MUX具有用于从所述存储器电路接收所述读取数据的第一输入并与所述读取Gen ECC逻辑的输入串联；

交叉耦合连接器，其用于将来自所述存储器电路的所述读取数据耦合到所述第一MUX的第二输入，以及交叉耦合连接器，其用于将所述写入数据耦合到所述第二MUX的第二输入；

ECC位比较器，其用于将接收的所述写入Gen ECC逻辑的输出与所述读取Gen ECC逻辑的输出进行比较。

6.根据权利要求5所述的ECC硬件，其中所述比较器的输出经耦合作为所述校正子解码块的使能输入并且作为所述SEC块的使能输入。

7.根据权利要求5所述的ECC硬件，其中所述ECC硬件和所述单端口存储器电路形成在至少具有半导体表面的公共衬底上。