[发明专利]具有故障检测的纠错硬件

说明书

在所描述的示例中，纠错码(ECC)硬件包括写入生成(Gen)ECC逻辑(115b)和耦合到存储器电路(130)的ECC输出的检查ECC块(120b)，检查ECC块(120b)具有耦合到XOR电路(120bsubgt;2/subgt;)的读取Gen ECC逻辑(120bsubgt;1/subgt;)，XOR电路(120bsubgt;2/subgt;)将校正子信号输出到校正子解码块(120c)，校正子解码块(120c)耦合到单个位纠错块(120d)。第一MUX(115a)接收写入数据并与写入Gen ECC逻辑(115b)的输入串联，或者第二MUX(120e)从存储器电路(130)接收读取数据并与读取Gen ECC逻辑(120bsubgt;1/subgt;)的输入串联。交叉耦合连接器(150、150’)将来自存储器电路(130)的读取数据耦合到第一MUX(115a)的第二输入，或者将写入数据耦合到第二MUX(120e)的第二输入。ECC位比较器(135)将写入Gen ECC逻辑(115b)的输出与读取Gen ECC逻辑输出(120bsubgt;1/subgt;)进行比较。

技术领域

本申请总体涉及纠错码(ECC)，并且更具体地涉及用于ECC逻辑电路的故障检测的硬件。

背景技术

纠错码(ECC)存储器是一种计算机数据存储设备，其可以检测和纠正大多数传统类型的内部数据损坏。ECC存储器电路可以用在通常不能容忍数据损坏的计算机中，例如用于科学或需要符合功能安全要求的安全关键高级驾驶员辅助系统(ADAS)的汽车存储器。

在存储器(例如，静态随机存取存储器(SRAM)、只读存储器(ROM)或快闪存储器)上实现ECC是在安全关键应用中使用的标准安全机制，以确保存储器内的数据完整性。传统上，ECC冗余位(例如，在汉明(Hamming)码中)通过写入路径ECC逻辑电路被添加到存储器数据内容，并且以相同的周期一起写入存储器，以便当存储器由读取路径ECC逻辑电路读出时提供在存储器中存储的数据的检查。本文使用的ECC通常使用汉明码中的冗余位用于单个位错误的单个位纠错和用于多位错误(例如，双位错误)的多位错误检测。

传统上，在写入路径和读取路径中提供生成ECC硬件单元，其中在写入路径中具有生成ECC单元，并且在读取路径中具有包括另一生成ECC单元的检查ECC块。写入路径电路和读取路径电路没有交叉耦合连接，并且因此彼此独立地操作。在存储器读取操作期间，ECC由检查ECC块重新计算，该ECC通过XOR电路与存储的ECC进行比较。该XOR电路的结果(输出)称为校正子。如果校正子为零，则没有发生错误。如果校正子为非零，则可以将其用于将表索引到“校正子解码”以在单个位纠错(SEC)的情况下确定哪些位出错，或者在双位错误检测(DED)的情况下确定该错误是不可纠正的。因此，传统的ECC存储器通常可以有效地保持存储器系统免于大多数位错误。

发明内容

在所描述的示例中，锁步ECC电路硬件包括纠错电路，该纠错电路使用写入路径电路和读取路径电路之间的交叉耦合连接，这使得能够在存储器电路的一侧重新使用ECC生成逻辑以在另一侧检查错误，从而降低了ECC逻辑要求并节省了大量半导体芯片面积。所描述的示例包括一种用于存储器电路的ECC电路的故障检测方法，该存储器电路在写入路径电路中具有写入生成(Gen)ECC逻辑并且在读取路径电路中具有包括读取Gen ECC逻辑的检查ECC逻辑。通过数字比较器比较读取Gen ECC逻辑的输出和写入Gen ECC逻辑的输出，以检查相应位串是否匹配。当位串不匹配时，检测到写入Gen ECC逻辑或读取Gen ECC逻辑中的故障。在写入操作期间发生锁步错误(比较器输出不匹配)的情况下，可以重复写入操作。在读取操作期间发生锁步错误的情况下，则可以纠正单个位错误，并且可以发送多位错误中断信号。

附图说明

图1是根据一个示例实施例的示例ECC存储器电路的框图，该ECC存储器电路具有所描述的用于在读取侧ECC逻辑中进行故障检测的锁步ECC电路硬件，该锁步ECC电路硬件具有多路复用器，该多路复用器具有用于接收写入数据的第一输入并与ECC生成逻辑的输入串联。在正常写入操作期间选择写入数据，并且在读取操作期间选择读取数据。