[发明专利]AD变换装置以及摄像装置

说明书

本发明的AD变换装置具备：比较部(31)，其对第一参照信号以及第二参照信号和包含复位分量和信号分量的像素信号进行比较；递增计数器(34)，其对计数器时钟进行递增计数；黑电平修正部(35)，其对递增计数器(34)的计数值的黑电平进行修正，其中，递增计数器(34)在比较部(31)对第一参照信号和复位分量进行比较而使输出反转时，开始递增计数，在比较部(31)对第二参照信号和信号分量进行比较而使输出反转时，停止递增计数。通过从由递增计数器(34)计数所得的计数值减去由递增计数器(34)计数来自被遮挡的像素的像素信号所得的值，而修正黑电平，同时输出从信号分量除去了复位分量的摄像数据。

技术领域

本发明涉及AD变换装置以及摄像装置。

背景技术

以前，在各种用途中使用了以CCD、CMOS为代表的摄像装置。一般，摄像装置对配置为矩阵状的多个像素的每个列(column)具备AD变换装置(Analog Digital Converter)。AD变换装置从像素输入表示入射光的光量的模拟的电信号(像素信号)，并对该像素信号进行数字化。

在此，以信号分量加上复位分量的形式输出像素信号。因此，在AD变换装置中，执行相关二重采样(Correlated Double Sampling：CDS)。CDS是以下的技术，即通过取得与复位分量对应的信号电压和与信号分量对应的信号电压之间的差，而取得有效的信号分量。

例如，在专利文献1中，公开了具备斜坡波形产生器、比较器、以及升降计数器的AD变换装置。该AD变换装置在对复位分量进行AD变换时，进行递减计数，在对信号分量进行AD变换时，进行递增计数。由此得到的计数值是对除去了复位分量的信号分量进行数字化的计数值。

另外，为了实现固体摄像装置的高速化，必须进行时钟的高速化、以及计数器的低消耗功率化。为此，提出了以下的AD变换装置，其特别针对要求高速动作的低位比特，使用利用了格雷码的计数器(例如参照专利文献2)。通过设为这样的结构，能够应对时钟的高速化，另外避免作为二进制码的问题的比特的同时反转。

现有技术文献

专利文献

专利文献1：日本特开2008-259228号公报

专利文献2：日本特开2011-234326号公报

发明内容

但是，为了对复位分量和信号分量进行计数，需要升降计数器，因此，存在以下的问题，即元件个数增加，列的布局大小变大。另外还具有以下问题，即需要由于切换递增计数器和递减计数器的时间，因此AD变换所需要的时间变长。

另外，在使用了格雷码(Gray code)的计数器的情况下，为了在CDS中取得复位成分和信号成分之间的差，需要将复位成分和信号成分的各自的格雷码变换成二进制代码(binary code)。因此具有电路、控制变得复杂的问题。

本发明鉴于这样的情况，其目的在于：提供一种AD变换装置和摄像装置，其能够抑制布局大小，缩短AD变换所需要的时间，避免成为复杂的结构。

解决上述问题的本发明的实施方式是一种AD变换装置，其将包含复位分量和信号分量的模拟信号变换为数字信号，该AD变换装置的特征在于，具备：比较部，其对信号电平伴随着时间经过而变化的第一参照信号以及第二参照信号和上述模拟信号进行比较；计数部，其接受时钟的供给，根据该时钟和上述比较部的比较结果，生成计数器时钟，并对该计数器时钟进行递增计数，其中，上述计数部在上述比较部对上述第一参照信号和上述复位分量进行比较而使输出反转时，对上述计数器时钟进行递增计数，在上述比较部对上述第二参照信号和上述信号分量进行比较而使输出反转时，停止上述计数器时钟的递增计数。