[其他]多层基板以及多层基板向电路基板的安装构造

说明书

本实用新型涉及多层基板以及多层基板向电路基板的安装构造。多层基板(101)包含第1树脂基材(1)、第2树脂基材(2)以及接合层(10)被加热压制而成的层叠体。在第1树脂基材(1)的第1面(S1)，形成表面为镀膜的第1导体图案(CP1)，在第2面(S2)，形成表面为镀膜的第2导体图案(CP2)。在第2树脂基材(2)的第3面(S3)，形成表面为镀膜的第3导体图案(CP3)，在第4面(S4)，形成表面为镀膜的第4导体图案(CP4)。第1导体图案(CP1)位于比第2导体图案(CP2)更靠近一个最外层的位置，在将第1导体图案的厚度表示为T1、将第2导体图案的厚度表示为T2、将第3导体图案的厚度表示为T3、将第4导体图案的厚度表示为T4的情况下，T1＜T2并且T3＜T4。

技术领域

本实用新型涉及包含在两面形成有导体图案的绝缘性树脂的基材被层叠并被热压接的多层基板以及其向电路基板的安装构造。

背景技术

以往，由于在形成有导体图案的基材通过加热压制被层叠从而构成的多层基板，形成Q值较高的线圈，因此可能形成由于镀覆而使厚度增厚的导体图案。此外，为了减少基材的层叠数，可能在基材的两面形成导体图案。

例如专利文献1中，表示了一种多层基板，该多层基板具有将基于镀覆生长的导体形成于两面的绝缘基材层叠而形成的线圈部。

在先技术文献

专利文献

专利文献1：JP特开2006-332147号公报

实用新型内容

-实用新型要解决的课题-

通过利用镀覆法，使导体图案加厚或者使相邻导体图案间隔变窄的方法，镀膜越厚，导体图案的剖面积越大，因此导体图案的每单位长度的电阻值变低。但是，根据镀槽内的镀液的对流状况、电镀的情况下的电极间距离、导体图案的形状的不同等，镀膜的生长速度(析出速度)产生偏差。因此，越增厚镀膜，膜厚之差越容易变大，导体图案的厚度/宽度越容易变得不均匀。因此，若间相邻的导体图案的中心间距离缩窄(设为窄间距) 来以高密度形成导体图案，则导体图案彼此容易接触，产生短路。

为了防止上述镀膜的膜厚之差所导致的短路等不良，有时采用对镀覆生长后的导体图案进行研磨来调整导体厚度的手法。但是，在研磨工序增加的基础上，即使能够使导体图案的厚度一致，也不能调整宽度方向的距离(线间距离)的偏差，因此由于层叠状态下的热量、压力，导致绝缘基材、导体图案变形，从而在宽度方向上导体图案可能短路。

因此，本实用新型的目的在于，提供一种对成膜有镀膜的导体图案彼此的短路进行抑制的多层基板以及该多层基板向电路基板的安装构造。

-解决课题的手段-

(1)本实用新型的多层基板的特征在于，具备：

多个树脂基材；

接合层，被夹在所述多个树脂基材的层叠方向上相邻的树脂基材彼此之间；和

多个导体图案，分别形成于所述多个树脂基材的两面，表面是镀膜，

所述多个树脂基材包含：具有第1面、及与该第1面相反的面即第2 面的第1树脂基材；具有与所述第2面对置的第3面、及与该第3面相反的面即第4面的第2树脂基材，

所述多个导体图案包含：

第1导体图案，形成于所述第1面，表面是镀膜；

第2导体图案，形成于所述第2面，表面是镀膜；

第3导体图案，形成于所述第3面，表面是镀膜；和

第4导体图案，形成于所述第4面，表面是镀膜，

所述第1导体图案位于比所述第2导体图案更靠近一个最外层的位置，