[发明专利]一种抗瞬态效应的选通器

说明书

本申请公开了一种抗瞬态效应的选通器，涉及数字电子技术领域，所述选通器包括：延迟单元，逻辑与运算单元，所述逻辑与运算单元接收所述选通信号SEL和所述延迟信号，对所述选通信号SEL和所述延迟信号进行逻辑与运算，获得SEL1信号，并发送SEL1信号至晶体管M3的栅极；逻辑或运算单元，所述逻辑或运算单元接收所述选通信号SEL和所述延迟信号，对所述选通信号SEL和所述延迟信号进行逻辑或运算，获得SEL2信号，并发送SEL2信号至晶体管M6的栅极；反相器，所述反相器接收所述SEL1信号和所述SEL2信号，并发送SEL1反相信号的SEL1B信号和SEL2反相信号的SEL2B信号，且将所述SEL1B信号发送晶体管M5的栅极；将所述SEL2B信号发送晶体管M4的栅极。解决现有技术中如果错误信号被电路中的存储单元捕获，造成软错误，造成系统失效的技术问题。

技术领域

本申请涉及数字电子技术领域，尤其涉及一种抗瞬态效应的选通器。

背景技术

选通器MUX是一种重要的数字电路结构，也是基于SRAM类型FPGA的主要组成单元。

但本申请申请人在实现本申请实施例中技术方案的过程中，发现上述现有技术至少存在如下技术问题：

在现有技术中由于选通器的选通信号容易受到空间粒子的辐射影响，产生单粒子瞬态SET，导致错误的信号被MUX选中作为输出。如果错误信号被电路中的存储单元捕获，会造成软错误，造成系统失效的技术问题。

申请内容

本申请实施例提供了一种抗瞬态效应的选通器，通过上述选通器解决了现有技术中如果错误信号被电路中的存储单元捕获，会造成软错误，造成系统失效的技术问题，达到了在保持电路面积较小的前提下，能够使选择信号SEL受到影响时，避免输出错误的信号的技术效果。

本申请实施例提供了一种抗瞬态效应的选通器，所述收集装置包括：一延迟单元，所述延迟单元接收选通信号SEL，对所述选通信号SEL进行延迟，获得延迟信号；逻辑与运算单元，所述逻辑与运算单元接收所述选通信号SEL和所述延迟信号，对所述选通信号SEL和所述延迟信号进行逻辑与运算，获得SEL1信号，并发送SEL1信号至晶体管M3的栅极；逻辑或运算单元，所述逻辑或运算单元接收所述选通信号SEL和所述延迟信号，对所述选通信号SEL和所述延迟信号进行逻辑或运算，获得SEL2信号，并发送SEL2信号至晶体管M6的栅极；反相器，所述反相器接收所述SEL1信号和所述SEL2信号，并发送SEL1反相信号的SEL1B信号和SEL2反相信号的SEL2B信号，且将所述SEL1B信号发送晶体管M5的栅极；将所述SEL2B信号发送晶体管M4的栅极；其中，第一信号A的反相信号作为晶体管M1和晶体管M7的栅极；第二信号B的反相信号作为晶体管M2和晶体管M8的栅极。

优选的，所述选通器还包括：所述延迟单元由四个首尾相接的反相器组成。

优选的，所述选通器还包括：所述选通器的逻辑输出为：OUT＝A·(！SEL)+B·SEL；其中，当SEL＝1时，选择B信号输出到OUT；SEL＝0时，选择A信号输出到OUT，其中A表示第一信号A，B表示第一信号B。

本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：