[发明专利]数据处理方法、装置和系统

说明书

本发明公开了一种数据处理方法、装置和系统。其中，该方法包括：设置预定数量的存储区域，并确定上述存储区域的地址信息，其中，上述预定数量的取值为大于1的自然数；发送上述存储区域的地址信息至终端设备；控制上述终端设备依据上述地址信息对上述预定数量的存储区域执行读操作或写操作。本发明解决了现有的主机通过PCIe接口与FPGA进行数据传输时，直接内存访问的传输效率低的技术问题。

技术领域

本发明涉及计算机技术领域，具体而言，涉及一种数据处理方法、装置和系统。

背景技术

PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。

PCIe交由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为“PCI-Express”，简称“PCI-E”。它的主要优势就是数据传输速率高，目前最高的16X 2.0版本可达到10GB/s，而且还有相当大的发展潜力。而为了充分利用PCIE的带宽并且在不打断主机CPU运行的情况下，DMA(直接内存访问)方式是目前基于PCIe接口最好的传输方案,但是，在现有技术中基于PCIe接口的DMA传输效率较低。

针对上述现有的主机通过PCIe接口与FPGA进行数据传输时，DMA传输效率低的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种数据处理方法、装置和系统，以至少解决现有的主机通过PCIe接口与FPGA进行数据传输时，直接内存访问的传输效率低的技术问题。

根据本发明实施例的一个方面，提供了一种数据处理方法，包括：设置预定数量的存储区域，并确定上述存储区域的地址信息，其中，上述预定数量的取值为大于1的自然数；发送上述存储区域的地址信息至终端设备；控制上述终端设备依据上述地址信息对上述预定数量的存储区域执行读操作或写操作。

进一步地，在控制上述终端设备依据上述地址信息对上述预定数量的存储区域执行读操作或写操作之后，上述方法还包括：接收来自上述终端设备的多个读指令；依据上述多个读指令对上述预定数量的存储区域进行读操作。

进一步地，在控制上述终端设备依据上述地址信息对上述预定数量的存储区域执行读操作或写操作之后，上述方法还包括：接收来自上述终端设备的写指令；依据上述写指令对上述预定数量的指定存储区域进行写操作；在上述指定存储区域写入成功后，对上述指定存储区域的下一存储区域进行写操作。

进一步地，在上述指定存储区域写入成功后，上述方法还包括：判断写入上述指定存储区域的数据量是否等于上述指定存储区域的总数据量，得到判断结果；若上述判断结果为是，则执行上述对上述指定存储区域的下一存储区域进行写操作。

根据本发明实施例的一个方面，提供了一种数据处理系统，包括：上位机，设置有高速外设组件互联第一PCIe接口，并且设置有预定数量的存储区域，用于将上述存储区域的地址信息发送至终端设备，其中，上述预定数量的取值为大于1的自然数；上述终端设备，设置有与上述第一PCIe接口对应的第二PCIe接口，用于依据上述地址信息对上述预定数量的存储区域执行读操作或写操作。

进一步地，上述上位机，还用于接收来自上述终端设备的多个读指令，以及依据上述多个读指令对上述预定数量的存储区域进行读操作。

进一步地，上述上位机，还用于对上述预定数量的指定存储区域进行写操作，并在上述指定存储区域写入成功后，对上述指定存储区域的下一存储区域进行写操作。