[发明专利]半导体装置

权利要求书

1.一种半导体装置，具备：

第1耦合器部；

编码电路，基于经由上述第1耦合器部输入的时钟，将数字数据进行差分曼彻斯特编码而输出编码数据；

第2耦合器部；以及

解调电路，对经由上述第2耦合器部输入的上述编码数据进行解调，

上述解调电路包含：

第1采样电路，基于被设定为上述编码数据的频率的2倍的采样频率将上述编码数据采样而输出第1样本数据；

第2采样电路，基于上述采样频率，将比上述第1采样电路在时间上靠前的定时的上述编码数据采样而输出第2样本数据；

判定电路，判定上述第1样本数据与上述第2样本数据是否一致；以及

选择电路，具有多个存储电路和至少一个比较电路，上述选择电路根据上述判定电路的判定数据，基于上述多个存储电路中的一个存储电路，从上述第1样本数据之中选择第偶数个被采样的第1相位数据、以及第奇数个被采样的第2相位数据中的某一方。

2.如权利要求1所述的半导体装置，其特征在于，

上述解调电路包含延迟电路，该延迟电路设于上述第2采样电路的前级，被设定为比作为上述采样频率的倒数的采样周期短的延迟时间。

3.如权利要求1所述的半导体装置，其特征在于，

上述第1采样电路基于被设定为上述采样频率的第1采样时钟，将上述编码数据采样，

上述第2采样电路基于反转了上述第1采样时钟而得到的第2采样时钟，将上述编码数据采样。

4.如权利要求1～3中任一项所述的半导体装置，其特征在于，

上述选择电路，作为上述多个存储电路而包含：

第1存储电路，按照被采样的顺序来存储多个上述第1样本数据；

第2存储电路，暂时地存储与上述第1样本数据对应的上述判定数据；以及

第3存储电路，暂时地存储表示上述选择电路选择上述第1相位数据与上述第2相位数据中的哪一个的标志，

在上述判定数据表示上述第1样本数据与上述第2样本数据不一致的情况下，切换上述标志。

5.如权利要求4所述的半导体装置，其特征在于，

上述选择电路包含连接于上述第1存储电路的上述比较电路，

在切换了上述标志时，上述比较电路比较在与上述第2样本数据不一致的上述第1样本数据即错误数据之前被存储于上述第1存储电路的多个上述第1样本数据之中被采样的顺序不同的样本数据彼此，并基于比较结果来选择上述第1相位数据与上述第2相位数据中的某一个。

6.如权利要求5所述的半导体装置，其特征在于，

上述第1存储电路存储第1存储数据至第5存储数据，该第1存储数据至第5存储数据是在上述错误数据之前被采样的至少5个不同的上述第1样本数据，

上述比较电路在上述第1存储数据与上述第2存储数据不一致的情况下、或者上述第1存储数据至上述第3存储数据一致而上述第3存储数据与上述第4存储数据不一致的情况下，选择在上述错误数据的紧前被采样而存储于上述第1存储电路的上述第1存储数据。

7.如权利要求5所述的半导体装置，其特征在于，

上述第1存储电路存储第1存储数据至第5存储数据，该第1存储数据至第5存储数据是在上述错误数据之前被采样的至少5个不同的上述第1样本数据，

上述比较电路在上述第1存储数据与上述第2存储数据一致而上述第2存储数据与上述第3存储数据不一致的情况下、或者上述第1存储数据至上述第4存储数据一致而上述第4存储数据与上述第5存储数据不一致的情况下，选择在上述错误数据的紧后被采样而存储于上述第1存储电路的第1样本数据。

8.如权利要求1～3中任一项所述的半导体装置，其特征在于，

上述判定电路包含分别连接于上述第1采样电路与上述第2采样电路的XOR电路。