[发明专利]半导体装置

说明书

实施方式的半导体装置具备第1以及第2耦合器部、编码电路、以及解调电路。编码电路基于经由第1耦合器部输入的时钟将数字数据进行差分曼彻斯特编码而输出编码数据。解调电路包含：第1采样电路，基于被设定为经由第2耦合器部输入的编码数据的频率的2倍的采样频率，将编码数据采样而输出第1样本数据；第2采样电路，将比第1采样电路在时间上靠前的定时的编码数据采样而输出第2样本数据；判定电路，判定第1以及第2样本数据是否一致；以及选择电路，从第1样本数据之中选择第1以及第2相位数据中的某一方。

关联申请

本申请享受以日本专利申请2017－56533号(申请日：2017年3月22日)以及日本专利申请2017－168780号(申请日：2017年9月1日)为基础申请的优先权。本申请通过参照这些基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置。

背景技术

作为数据传送的一个例子，已知有基于光电耦合器的光传送等。在这样的光传送中，存在数据从发送侧(初级侧)经由光电耦合器传送到接收侧(次级侧)、并且时钟从接收侧经由另一光电耦合器传送到发送侧的情况。

在该情况下，若在使用了光电耦合器等的数据传送时产生传送延迟，则发送侧与接收侧变得非同步，可能在接收侧引发数据错误。

发明内容

本发明的实施方式提供一种即使发送侧与接收侧非同步、也能够不易引发接收侧的数据错误的半导体装置。

实施方式的半导体装置具备第1耦合器部、编码电路、第2耦合器部以及解调电路。编码电路基于经由第1耦合器部输入的时钟将数字数据进行差分曼彻斯特编码而输出编码数据。解调电路包含：第1采样电路，基于被设定为经由第2耦合器部输入的编码数据的频率的2倍的采样频率，将编码数据采样而输出第1样本数据；第2采样电路，基于采样频率，将比第1采样电路在时间上靠前的定时的编码数据采样而输出第2样本数据；判定电路，判定第1以及第2样本数据是否一致；以及选择电路，基于判定电路的判定数据，从第1样本数据之中选择第偶数个被采样的第1相位数据、以及第奇数个被采样的第2相位数据中的某一方。

附图说明

图1是第1实施方式的半导体装置的概略的框图。

图2是第1实施方式的半导体装置的时序图。

图3是概略地表示第1实施方式的解调电路的框图。

图4是概略地表示第1实施方式的错误检测电路的框图。

图5是第1实施方式的半导体装置的流程图。

图6是表示第1样本数据Q的选择的切换动作顺序的流程图。

图7(a)是表示第1样本数据Q的选择的切换动作内容的一个例子的示意图。

图7(b)是表示第1样本数据Q的选择的切换动作内容的其他一个例子的示意图。

图8是第2实施方式的错误检测电路的概略的框图。

图9是第2实施方式的半导体装置的时序图。

图10是第3实施方式的半导体装置的概略的框图。

图11(a)是表示图10所示的耦合器部的电路的一个例子的图。

图11(b)是表示图10所示的耦合器部的电路的其他一个例子的图。

图11(c)是表示图10所示的耦合器部的电路的另一其他一个例子的图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。本实施方式并非限定本发明。

(第1实施方式)