[发明专利]逻辑功能块、逻辑电路、集成电路及电子装置

权利要求书

1.一种逻辑功能块，其特征在于，包括依次连接的输入级触发器、逻辑门和输出级触发器；所述输入级触发器和所述输出级触发器均具有两个供电端，分别连接至第一电源和第二电源，以由所述第一电源和第二电源同时供电，所述逻辑门的供电端连接至所述第二电源，以由所述第二电源供电；所述输入级触发器用于在第一时钟信号的控制下将输入信号传输至所述逻辑门；所述逻辑门用于对所述输入信号进行逻辑处理；所述输出级触发器用于在第二时钟信号的控制下将所述逻辑门的处理结果输出；

当需要降低所述逻辑功能块所在的系统的功耗而降低电源电压时，所述第一电源和第二电源的电压取决于所述逻辑功能块和所述逻辑功能块所在的逻辑电路中与所述逻辑功能块连接的其他逻辑功能块是否包含关键路径，以及，所述第一时钟信号的占空比的大小；

其中，当所述逻辑功能块及所述其他逻辑功能块均不包含关键路径时，所述第一电源和第二电源的电压均小于所述逻辑功能块所在的逻辑电路采用单电源供电并在系统频率下正常工作时的最低电源电压；当所述逻辑功能块包含关键路径且所述其他逻辑功能块不包含关键路径时，所述第二电源的电压小于或等于所述逻辑功能块所在的逻辑电路采用单电源供电并在系统频率下正常工作时的最低电源电压，所述第一电源的电压小于所述最低电源电压；当所述逻辑功能块及所述其他逻辑功能块均包含关键路径时，所述第一电源和第二电源的电压均等于所述逻辑功能块所在的逻辑电路采用单电源供电并在系统频率下正常工作时的最低电源电压。

2.如权利要求1所述的逻辑功能块，其特征在于，所述输入级触发器具有接收所述输入信号的信号输入端以及向所述逻辑门输出信号的信号输出端，所述输入级触发器的两个供电端分别为靠近所述输入级触发器的信号输入端的前端供电端和靠近所述输入级触发器的信号输出端的后端供电端；所述输出级触发器具有接收所述逻辑门输出的处理结果的信号输入端以及将向所述处理结果向外输出的信号输出端，所述输出级触发器的两个供电端分别为靠近所述输出级触发器的信号输入端的前端供电端和靠近所述输出级触发器的信号输出端的后端供电端；所述第一电源连接所述输入级触发器的前端供电端和所述输出级触发器的后端供电端，所述第二电源连接所述输入级触发器的后端供电端和所述输出级触发器的前端供电端。

3.如权利要求1所述的逻辑功能块，其特征在于，当所述第一电源的电压小于所述第二电源的电压，且所述第一电源和所述第二电源之间的电压差小于所述逻辑功能块的阈值电压时，所述输入级触发器和/或所述输出级触发器还用于实现所述第一电源和第二电源的电压转换。

4.如权利要求1所述的逻辑功能块，其特征在于，所述输入级触发器和所述输出级触发器均为D类型触发器。

5.如权利要求1所述的逻辑功能块，其特征在于，所述第一时钟信号和所述第二时钟信号反相。

6.如权利要求1所述的逻辑功能块，其特征在于，所述第一时钟信号的占空比为50％～75％。

7.如权利要求6所述的逻辑功能块，其特征在于，当所述逻辑功能块不包含关键路径时，所述第一时钟信号的占空比为50％；当所述逻辑功能块包含关键路径时，所述第一时钟信号的占空比为50％或75％。

8.如权利要求7所述的逻辑功能块，其特征在于，当所述逻辑功能块包含关键路径且所述第一时钟信号的占空比为50％时，所述第二电源的电压等于所述逻辑功能块所在的逻辑电路采用单电源供电并在系统频率下正常工作时的最低电源电压；当所述逻辑功能块包含关键路径且所述第一时钟信号的占空比为75％时，所述第二电源的电压小于所述逻辑功能块所在的逻辑电路采用单电源供电并在系统频率下正常工作时的最低电源电压。

9.一种逻辑电路，其特征在于，包括多个权利要求1至8中任一项所述的逻辑功能块。

10.如权利要求9所述的逻辑电路，其特征在于，所有所述的逻辑功能块中，一部分所述的逻辑功能块不包含关键路径，另一部分所述的逻辑功能块包含关键路径。