[发明专利]一种基于M-LVDS实时多主高速总线的通信系统

权利要求书

1.一种基于M-LVDS实时多主高速总线的通信系统，其特征在于，该通信系统包括：系统A、系统B和M-LVDS总线，所述的系统A和系统B分别包括若干个节点，在所述的系统A或系统B内部的节点之间通过背板和PCB走线互连；在所述的系统A和系统B之间的节点间通过M-LVDS总线互连。

2.根据权利要求1所述的一种基于M-LVDS实时多主高速总线的通信系统，其特征在于，所述的M-LVDS总线为双绞线电缆。

3.根据权利要求1所述的一种基于M-LVDS实时多主高速总线的通信系统，其特征在于，在所述的M-LVDS总线上当有多个节点同时有驱动请求时，进行总线仲裁：当一个新的节点加入到M-LVDS总线上时，该节点不能驱动M-LVDS总线，只能接收M-LVDS总线上的信号；当M-LVDS总线处于空闲状态时，所述的节点才仲裁M-LVDS总线使用权；所述的节点获得M-LVDS总线仲裁使用权之后发送数据。

4.根据权利要求3所述的一种基于M-LVDS实时多主高速总线的通信系统，其特征在于，所述的M-LVDS总线仲裁的规则是：所述的节点发送数据0，但接收到的数据是1，表明M-LVDS总线上有其它节点同时在驱动M-LVDS总线，且优先级高于自己，该节点中止当前的发送操作。

5.根据权利要求1所述的一种基于M-LVDS实时多主高速总线的通信系统，其特征在于，所述的系统A和系统B的每个节点均包括一个独立的嵌入式板卡，所述的板卡内部包括处理器、存储器和M-LVDS总线控制器。

6.根据权利要求5所述的一种基于M-LVDS实时多主高速总线的通信系统，其特征在于，所述的M-LVDS总线控制器为FPGA。

7.根据权利要求6所述的一种基于M-LVDS实时多主高速总线的通信系统，其特征在于，所述的FPGA包括：mlvds_regs寄存器子模块、mlvds_tx_queue发送队列子模块、mlvds_transmitter发送子模块、mlvds_sample接收采样子模块、mlvds_rx_queue接收队列子模块和mlvds_link_monitor链路状态监测子模块；

所述的mlvds_regs寄存器子模块上设有与CPU的接口，所述的mlvds_regs寄存器子模块分别连接mlvds_tx_queue发送队列子模块和mlvds_rx_queue接收队列子模块；

所述的mlvds_tx_queue发送队列子模块内部设有数据FIFO缓存区，所述的mlvds_tx_queue发送队列子模块连接mlvds_transmitter发送子模块；

所述的mlvds_transmitter发送子模块分别连接M-LVDS总线和mlvds_link_monitor链路状态监测子模块；

所述的mlvds_sample接收采样子模块分别连接M-LVDS总线和mlvds_link_monitor链路状态监测子模块，所述的mlvds_sample接收采样子模块包括相位依次相差90°的4个时钟，所述的4个时钟同时对M-LVDS总线上的数据进行采样；

所述的mlvds_rx_queue接收队列子模块分别连接mlvds_sample接收采样子模块和mlvds_regs寄存器子模块，所述的mlvds_rx_queue接收队列子模块接收MLVDS总线上的数据帧，并对接收到的数据帧进行过滤检查，判断是否符合本地节点的接收过滤规则，同时会将接收过程中的错误状态信息反馈给CPU；

所述的mlvds_link_monitor链路状态监测子模块监测链路的当前状态，包括所述的M-LVDS总线是否已经连接上和M-LVDS总线是否处于空闲状态。