[发明专利]一种MIPI C-Phy TX输出状态的转换控制电路

说明书

本申请提供了一种MIPI C‑Phy TX端输出状态的转换控制电路，包括一级电路、二级电路、三级电路和驱动控制电路。一级电路用于根据MIPI的并串转换电路输出的字符信号和工作时钟信号输出Flip信号、Rotation信号和Polarity信号；二级电路为环形电路，环形电路用于根据述Flip信号、Rotation信号、Polarity信号、工作时钟信号和复位控制信号输出A信号、B信号和C信号；三级电路用于根据A信号、B信号、C信号和工作时钟信号，并根据作为初始值的复位控制信号输出第一输出信号、第二输出信号和第三输出信号；驱动控制电路用于对第一输出信号、第二输出信号和第三输出信号进行编码处理，得到转换控制信号。本电路使并串转换电路输出的字符信号能有效地转换为传输线上状态并输出到RX端。

技术领域

本申请涉及移动通信技术领域，更具体地说，涉及一种MIPI C-Phy TX端输出状态的转换控制电路。

背景技术

MIPI(mobile industry processor interface)是移动行业处理器接口，是MIPI联盟发起的为移动设备应用的处理器制定的开放标准和规范。C-Phy是MIPI最新的一种接口协议，不同于MIPI之前的D-Phy、M-Phy使用两根线组成的差分信号传输方式，C-Phy采用三根线传输信号，三根线上的电压不同，得到不同的线上状态Wire State。TX端会根据需要传输的16bit真实数据通过查表映射转换层21bit数据，21bit包含7个字符symbol。如果需要将该7个symbol传输至RX端，需要控制线上状态进行7次跳变。

目前，在现有的论文和专利材料中尚没有任何对线上状态进行控制的具体实现方法，但可以提出两种实现此功能的方案。第一种方案为在数据处理模块进行操作，如图1所示，21bit数据首先不进行串转并操作，而是继续读取后面6个21bit数据组，7次读取的结果共147bit通过逻辑关系进行操作，可以得到后面7个线上状态。然后通过P2S转换为串行再通过编码转换为驱动driver的控制信号。

第二种方案的整体架构与图1类似，但是Symbol to Wire State转换电路结构不同。该方案使用前后两个seril_clk周期的symbol进行逻辑操作，例如SN和SN-1，通过列取所有可能的输入排列组合，并结合需要得出的输出结果，采取真值表计算，得到编码电路的结构。该方案思想最为简单，但是硬件开销大，比如，前后两个时钟周期的symbol共有6bit，排列组合共有2⁶＝64中排列方案，考虑到实际C-PHY协议，每个symbol有5种可能数值，所以共有5×5＝25种组合，因此编码电路的组合逻辑需要25种输入端口，对应25种输入数据组合，电路规模是比较大的。并且，组合逻辑越复杂，越会影响整个电路工作的最快频率，从而降低整个传输接口的带宽。方案一和方案二都存在理论的可行性，按照这两条思路可以最终实现电路功能，只是代价会偏大。

发明内容

有鉴于此，本申请提供一种MIPI C-Phy TX端输出状态的转换控制电路，用于输出用于对TX端的输出状态进行转换的转换控制信号，以控制线上状态进行跳变，以使并串转换电路输出的字符信号能够输出到RX端。

为了实现上述目的，现提出的方案如下：

一种MIPI C-Phy TX端输出状态的转换控制电路，包括一级电路、二级电路、三级电路和驱动控制电路，其中：

所述一级电路用于根据MIPI的并串转换电路输出的字符信号和工作时钟信号输出Flip信号、Rotation信号和Polarity信号；

所述二级电路为环形电路，所述环形电路用于根据述Flip信号、所述Rotation信号、所述Polarity信号、所述工作时钟信号和复位控制信号输出A信号、B信号和C信号；

所述三级电路用于根据所述A信号、所述B信号、所述C信号和所述工作时钟信号，并根据作为初始值的所述复位控制信号输出第一输出信号、第二输出信号和第三输出信号；