[发明专利]一种MIPI C-Phy RX端的输入信号解码电路

权利要求书

1.一种MIPI C-Phy RX端的输入信号解码电路，其特征在于，包括均衡电路模块、时钟恢复电路模块、解码电路模块和串并转换模块，其中：

所述均衡电路模块与MIPI的TX端通过三条信号线相连接，用于对所述信号线上的信号进行采样，得到第一数据信号、第二数据信号和第三数据信号；

所述时钟恢复电路模块用于根据所述第一数据信号、所述第二数据信号和所述第三数据信号解析出工作时钟信号；

所述解码电路模块用于根据所述第一数据信号、所述第二数据信号、所述第三数据信号和所述工作时钟信号输出Flip信号、Rotation信号和Polarity信号；

所述串并转换模块用于根据所述Flip信号、所述Rotation信号和所述Polarity信号输出21bit并行数据。

2.如权利要求1所述的输入信号解码电路，其特征在于，所述均衡电路模块包括阻值相同的第一电阻、第二电阻和第三电阻，还包括第一运放电路、第二运放电路和第三运放电路，其中：

所述第一电阻的一端、所述第二电阻的一端、所述第三电阻的一端相连接，构成星形电路；

所述第一运放电路的正相输入端与所述三条信号线中的第一信号线、所述第一电阻的另一端、所述第三运放电路的反相输入端相连接，所述第一运放电路的反相输入端与所述三条信号线中的第二信号线相连接，所述第一运放电路的输出端用于输出所述第一数据信号；

所述第二运放电路的正相输入端与所述第二信号线、所述第二电阻的另一端、所述第一运放电路的反相输入端相连接，所述第二运放电路的反相输入端与所述三条信号线中的第三信号线相连接，所述第二运放电路的输出端用于输出所述第二数据信号；

所述第三运放电路的正相输入端与所述第三信号线、所述第三电阻、所述第二运放电路的反相输入端相连接，所述第三运放电路的输出端用于输出所述第三数据信号。

3.如权利要求2所述的输入信号解码电路，其特征在于，所述第一电阻、所述第二电阻和所述第三电阻的阻值均为50Ω。

4.如权利要求1所述的输入信号解码电路，其特征在于，所述解码电路模块包括采样电路、第一编码电路和第二编码电路，其中：

所述采样电路用于利用所述工作时钟信号分别对所述第一数据信号、所述第二数据信号和所述第三数据信号进行采样，得到3个当前时钟周期数据、3个上一时钟周期数据和3个上一时钟周期数据的反相数据；

所述第一编码电路用于对所述3个当前时钟周期数据、所述3个上一时钟周期数据和所述3个上一时钟周期数据的反相数据进行异或处理，得到所述当前时钟周期数据相对于所述上一时钟周期数据的变化方式；

所述第二编码电路用于对所述变化方式进行处理，得到所述Flip信号、所述Rotation信号和所述Polarity信号。

5.如权利要求4所述的输入信号解码电路，其特征在于，所述变化方式包括顺时针方向旋转、逆时针方向旋转、极性翻转、顺时针方向旋转并极性翻转、逆时针方向旋转并极性翻转。

6.如权利要求4所述的输入信号解码电路，其特征在于，所述采样电路包括依次串联的第一触发器、第二触发器和第一反相器、依次串联的第三触发器、第四触发器和第二反相器、依次串联的第五触发器、第六触发器和第三反相器，其中：

所述第一触发器用于接收所述第一数据信号，并根据所述工作时钟信号输出一个所述当前时钟周期数据，所述第二触发器和所述第一反相器依次输出一个所述上一时钟周期数据和一个所述反相数据；

所述第三触发器用于接收所述第二数据信号，并根据所述工作时钟信号输出一个所述当前时钟周期数据，所述第四触发器和所述第二反相器依次输出一个所述上一时钟周期数据和一个所述反相数据；

所述第五触发器用于接收所述第三数据信号，并根据所述工作时钟信号输出一个所述当前时钟周期数据，所述第六触发器和所述第三反相器依次输出一个所述上一时钟周期数据和一个所述反相数据。