[发明专利]一种基于数据并行的深度学习处理器架构及方法

说明书

本发明涉及一种基于数据并行的深度学习处理器架构及方法，包括输入缓存区(In_Buf)、PE阵列、若干个片上缓存区、输出缓存区(Out_Buf)，相邻的两个N*N的PE阵列之间设有一组片上缓存区；本发明通过配置N*N的PE阵列，可以实现数据的片上传输并最大程度地减小数据与片外的双向传输，减少了传统神经网络数据的片上与片外传输的能量消耗，为减少神经网络能耗问题提供了新的解决方案。

技术领域

本发明涉及一种基于数据并行的深度学习处理器架构及方法，属于集成电路处理器架构设计技术领域。

背景技术

深度学习的概念源于人工神经网络的研究。深度学习的概念由Hinton等人于2006年提出。基于深度置信网络(DBN)提出非监督贪心逐层训练算法，为解决深层结构相关的优化难题带来希望，随后提出多层自动编码器深层结构。此外Lecun等人提出的卷积神经网络是第一个真正多层结构学习算法，它利用空间相对关系减少参数数目以提高训练性能。

深度学习是机器学习中一种基于对数据进行表征学习的方法。观测值(例如一幅图像或者一组数据)可以使用多种方式来表示，对于图像来说，如每个像素强度值的向量，或者更抽象地表示成一系列边、特定形状的区域等。使用某些特定的表示方法能够从实例中学习任务(例如，人脸识别或面部表情识别)。深度学习的好处是用非监督式或半监督式的特征学习和分层特征提取的高效算法来替代手工获取特征。深度学习通过组合低层特征形成更加抽象的高层表示属性类别或特征，以发现数据的分布式特征表示。

深度学习旨在通过模拟人脑机制的神经网络来解释数据并进行分析学习。因此，深度学习需要大量的数据处理和存储。当今主流的神经网络在运行时需要进行大量的数据计算与传输，其中片上与片外的双向数据传输造成了大量的能量损耗，中间数据和输出数据的存取消耗了大量的功耗和数据带宽，无法实现能耗的最优化。所以，最大限度地减少数据访问频率和存取交换，可以有效地减少功耗。

发明内容

针对现有技术的不足，本发明提供了一种基于数据并行的深度学习处理器架构；

本发明还提供了一种基于数据并行的深度学习方法；

术语解释：

1、PE，Processing Element，为最基本的处理单元,PE矩阵指N*N个PE处理单元组成的PE矩阵。

2、计算周期，对于图像的处理,需要进行若干次卷积与池化计算，在每一个周期，PE处理器进行一次卷积或池化计算并将数据暂存于片上缓存SRAM中。

卷积计算，又称PE处理器对图像的滤波过程。滤波就是对于每一帧中的每个像素,计算它周围像素和滤波器矩阵对应位置元素的乘积,然后把结果相加到一起,最终得到的值就作为该像素的新值,这样就完成了一次滤波。对图片的每一个像素完成一次卷积，计为一次计算周期，即卷积计算周期完成。对于边缘区域，采用对原图像周围扩展补零操作，使滤波器完成计算。如图4所示，(a)为例图像素，(b)为滤波器，(C)为单像素卷积后图像；对应元素相乘，1*0+2*1+3*0+2*1+2*1+4*0+1*0+3*1+5*0＝9，对图像所有像素卷积完成后，一次计算周期完成。

池化计算，Pooling计算，为了描述大的图像，可以对不同位置的特征进行聚合统计，如计算平均值或者是最大值，即mean-pooling和max-pooling。

本发明的技术方案为：

一种基于数据并行的深度学习处理器架构，包括输入缓存区(In_Buf)、PE阵列、若干个片上缓存区(SRam)、输出缓存区(Out_Buf)，相邻的两个PE阵列之间设有一组片上缓存区；

由于数据由片外到片上的读写能耗较大，将片外数据写入所述输入缓存区暂存并进行预读取，使得PE阵列读取所述输入缓存区的数据的同时，所述输入缓存区同步从片外读取数据；增加了数据读写的连续性。