[发明专利]一种硬件计数装置、方法以及处理器

权利要求书

1.一种硬件计算装置，其特征在于，所述硬件计数装置集成于处理器中，为所述处理器的虚拟时钟子系统，独立于所述处理器的宿主机时钟子系统，包括：加法器、计数寄存器、选择器、比较器以及比较寄存器；

其中，所述加法器的一端连接所述计数寄存器的输出端，另一端通过所述选择器连接所述计数寄存器的输入端，用于对所述计数寄存器的值进行计数；

所述选择器用于接收处理器核输出的计数寄存器信号，并依据所述计数寄存器信号向所述计数寄存器输出信号，以对所述计数寄存器的值进行控制，以及基于所述计数寄存器信号对所述计数寄存器的工作模式进行控制；所述计数寄存器信号包括使能信号和非使能信号；

所述比较器分别连接所述计数寄存器和所述比较寄存器，用于在所述计数寄存器的值与所述比较寄存器的值相等时，输出时钟中断。

2.根据权利要求1所述的装置，其特征在于，所述选择器用于依据处理器核输出的计数寄存器信号，向所述计数寄存器输出信号，以对所述寄存器的值进行控制，包括：

所述选择器在接收到处理器核输出的使能信号时，将所述加法器的输出信号传输给所述计数寄存器，以增大所述计数寄存器的值；

所述选择器在接收到处理器核输出的非使能信号时，将所述非使能信号传输给所述计数寄存器，以暂停所述计数寄存器的计数。

3.根据权利要求2所述的装置，其特征在于，所述选择器还用于接收处理器核输出的写入信号，并将所述写入信号传输给所述计数寄存器，以向所述计数寄存器存入对应的写入数值。

4.根据权利要求3所述的装置，其特征在于，所述选择器包括第一选择器和第二选择器；

所述第一选择器与所述加法器相连接，用于接收处理器核输出的使能信号或非使能信号，并依据所述使能信号将所述加法器的输出信号转发给第二选择器；

所述第二选择器与所述计数寄存器相连接，用于在接收到所述写入信号时将所述写入信号传输给所述计数寄存器，以将所述写入数值存入到所述计数寄存器中；或者，将所述加法器的输出信号传输给所述计数寄存器，以触发所述计算寄存器依据所述输出信号增大所述计数寄存器的值。

5.根据权利要求4所述的装置，其特征在于，

所述写入信号的优先级高于所述加法器的输出信号的优先级。

6.一种硬件计算方法，其特征在于，应用于硬件计算装置，所述硬件计数装置集成于处理器中，为所述处理器的虚拟时钟子系统，独立于所述处理器的宿主机时钟子系统，所述硬件计算装置如权利要求1至5任一所述的装置，所述方法包括：

选择器接收处理器核输出的计数寄存器信号；所述计数寄存器信号包括使能信号和非使能信号；

依据所述计数寄存器信号，对计数寄存器的值进行控制，以及基于所述计数寄存器信号对所述计数寄存器的工作模式进行控制；

比较器在所述计数寄存器的值与预设的比较寄存器的值相等时，输出时钟中断。

7.根据权利要求6所述的方法，其特征在于，所述依据所述计数寄存器信号，对所述计数寄存器的值进行控制，包括：

在所述选择器接收到使能信号时，触发加法器对所述计数寄存器的值进行计数，并通过所述选择器将所述加法器的输出信号传输给计数寄存器，以触发所述计数寄存器依据所述加法器的输出信号增大计数寄存器的值；

在所述选择器接收到非使能信号时，将所述非使能信号传输给所述计数寄存器，以暂停所述计数寄存器的计数。

8.根据权利要求7所述的方法，其特征在于，还包括：

所述选择器接收处理器核输出的写入信号；

将所述写入信号传输给所述计数寄存器，以向所述计数寄存器写入对应的写入数值。