[发明专利]串行器/解串器实体层电路

说明书

一种串行器/解串器实体层电路，能以半双工的方式接收及传送数据，该串行器/解串器实体层电路包含：时钟倍频单元，包含相位频率检测器、电荷泵、低通滤波器、压控振荡器、以及回路除法器；采样电路，于接收模式下依据压控振荡器输出的采样时钟采样接收信号；相位检测器，依据采样电路的输出运行；多工器，于接收模式下电性连接相位检测器与电荷泵及电性断开相位频率检测器与电荷泵，令压控振荡器产生两个采样时钟，多工器还于传送模式下电性连接相位频率检测器与电荷泵及电性断开相位检测器与电荷泵，令压控振荡器产生输出时钟；并串转换器，依据输出时钟将并行数据转换成串行数据；以及传送驱动器，于传送模式下依据串行数据输出传送信号。

技术领域

本发明涉及实体层电路，尤其涉及串行器/解串器实体层电路。

背景技术

传统的串行器/解串器(Serializer/Deserializer,序列/解序列，SerDes)实体层电路包含分开的接收电路和传送电路，该接收电路与该传送电路分别用来完成串行数据接收功能和串行数据传送功能。该接收电路可采用图1的模拟时钟数据恢复(clock datarecovery,CDR)电路100，其包含数据采样器(data sampler,DS)110、边缘采样器(edgesampler,ES)120、相位检测器(phase detector,PD)130、电荷泵(charge pump,CP)140、低通滤波器(low pass filter,LPF)150、以及压控振荡器(voltage-controlledoscillator,VCO)160。该传送电路可采用图2的传送电路200，其包含时钟倍频单元(clockmultiplication unit,CMU)210、并串转换器220、以及一传送驱动器230，其中时钟倍频单元210包含相位频率检测器(phase frequency detector,PFD)212、电荷泵214、低通滤波器216、压控振荡器218、以及回路除法器(loop divider,LD)219。由上可知，传统的SerDes实体层电路为了实现接收功能与传送功能，包含了两个电荷泵、两个低通滤波器以及两个压控振荡器等重复的/相仿的电路，其导致电路面积大、不利于电路微型化、以及不符成本效益。

发明内容

本发明的一目的在于提供一种装置与方法，以避免现有技术的问题。

本发明公开了一种串行器/解串器实体层电路，能够以一半双工(Half Duplex)的方式接收及传送数据，该串行器/解串器实体层电路的一实施例包含一时钟倍频单元、一采样电路、一相位检测器、一多工器、一并串转换器、以及一传送驱动器。该时钟倍频单元包含一相位频率检测器、一电荷泵、一低通滤波器、一压控振荡器、以及一回路除法器，其中该压控振荡器用来于一接收模式下输出至少一采样时钟(例如：两个频率相同但相位不同的时钟)，并用来于一传送模式下输出一输出时钟。该采样电路耦接该压控振荡器、一数据输入端与一数据输出端，用来依据该至少一采样时钟以及该数据输入端的一接收信号执行采样，从而输出一采样信号至该数据输出端。该相位检测器用来依据该采样电路的输出执行相位检测。该多工器用来于该接收模式下，电性连接该相位检测器与该电荷泵以及电性断开该相位频率检测器与该电荷泵，从而令该压控振荡器于该接收模式下输出该至少一采样时钟；该多工器还用来于该传送模式下，电性连接该相位频率检测器与该电荷泵以及电性断开该相位检测器与该电荷泵，从而令该压控振荡器于该传送模式下输出该输出时钟。该并串转换器用来依据该输出时钟，将并行数据转换成串行数据。该传送驱动器用来于该传送模式下，依据该串行数据输出一传送信号。

有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。

附图说明

图1显示现有技术的串行器/解串器实体层电路的接收电路所采用的模拟时钟数据恢复电路；

图2显示现有技术的串行器/解串器实体层电路的传送电路；

图3显示本发明的串行器/解串器实体层电路的一实施例；

图4显示图3的时钟倍频单元的一实施例；