[发明专利]基于FPGA的精准自动频率跟踪的数字锁相放大处理方法在审
申请号: | 201810717251.X | 申请日: | 2018-06-29 |
公开(公告)号: | CN109150169A | 公开(公告)日: | 2019-01-04 |
发明(设计)人: | 董浩斌;李瑞鹏 | 申请(专利权)人: | 中国地质大学(武汉) |
主分类号: | H03L7/087 | 分类号: | H03L7/087;H03L7/093 |
代理公司: | 武汉知产时代知识产权代理有限公司 42238 | 代理人: | 曹雄 |
地址: | 430000 湖*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 离散信号 被测信号 两路 自动频率跟踪 放大处理 直流分量 数字锁 差频 和频 预处理 数字锁相放大器 信号预处理电路 相乘 测量仪器 低通滤波 高频分量 模块应用 频率同步 设计程序 外围电路 信号频率 中心频率 模块化 锁相环 正交的 处理器 滤除 运算 扫描 灵活 开发 | ||
1.基于FPGA的精准自动频率跟踪的数字锁相放大处理方法,其特征在于,包括:
S1、对被测信号通过信号预处理电路进行预处理,预处理后的被测信号通过抗混叠滤波器处理后,由ADC转换器对抗混叠滤波器处理后的信号过采样得到离散信号;
S2、将步骤S1获得的离散信号进行FFT算法处理获得信号频率的粗略值;
S3、将步骤S2获得的频率粗略值作为中心频率由FFT锁相环对步骤S1的离散信号进行扫描,直至两路正交的本地参考信号和被测信号完成频率同步;
S4、将步骤S1的离散信号分别与步骤S3产生的两路本地参考信号相乘,分别得到差频项与和频项;再对差频项与和频项行低通滤波滤除高频分量,分别得到直流分量;最后对两路直流分量进行运算即可得到被测信号的幅值和相位;
其中,步骤S2-S4集成在FPGA中。
2.根据权利要求1所述的基于FPGA的精准自动频率跟踪的数字锁相放大处理方法,其特征在于,步骤S1中的被测信号表示为x(t)=Asin(2πft+θ)+n(t),ADC转换器采用过采样技术降低量化噪声,得到离散信号其中,A为被测信号的幅度,f为被测信号的频率,θ为信号的初始相位,n(kts)为噪声。
3.根据权利要求1所述的基于FPGA的精准自动频率跟踪的数字锁相放大处理方法,其特征在于,步骤S2具体方法是采用微处理器FPGA将步骤S1离散信号进行FFT算法处理得到被测信号频率的粗略值。
4.根据权利要求2所述的基于FPGA的精准自动频率跟踪的数字锁相放大处理方法,其特征在于,步骤S3是用频率粗略值作为中心频率由FFT锁相环对步骤S1得到的离散信号进行扫描,实现精准自动频率跟踪,采用直接频率合成技术生成正交的两路本地参考信号r1(t)=Bsin(2πft)和r2(t)=Bcos(2πft),其中,B为参考信号的幅度,f为被测信号和参考信号的频率。
5.根据权利要求4所述的基于FPGA的精准自动频率跟踪的数字锁相放大处理方法,其特征在于,步骤S4具体方法是将步骤S1的离散信号分别与两路本地参考信号相乘,得到差频项与和频项;再对其结果采用64阶FIR低通滤波器滤波以滤除高频分量,得到其直流分量和最后对两路直流分量进行即可得到信号的幅值和相位实现被测信号的检测。
6.根据权利要求1所述的基于FPGA的精准自动频率跟踪的数字锁相放大处理方法,其特征在于,该数字锁相放大器的电路具体包括信号预处理电路、抗混叠滤波电路、ADC转换器、FPGA及USB接口;所述的信号预处理电路的输入端与被测信号连接、输出端与抗混叠滤波器的输入端连接,抗混叠滤波器的输出端与ADC转换器的输入端连接,ADC转换器的输出端与FPGA连接,FPGA通过USB接口与计算机连接;所述的信号预处理电路用于对被测信号进行放大和滤波;所述的FPGA用于实现自动频率跟踪算法和数字锁相放大算法。
7.根据权利要求1所述的基于FPGA的精准自动频率跟踪的数字锁相放大处理方法,其特征在于,本发明使用FPGA做微处理器,步骤S2至步骤S4使用DSP Builder开发工具进行FPGA程序设计。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国地质大学(武汉),未经中国地质大学(武汉)许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810717251.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:流水线电路结构的全数字锁相环及锁相控制方法
- 下一篇:锁相环电路