[发明专利]基于FPGA的精准自动频率跟踪的数字锁相放大处理方法

说明书

本发明公开了基于FPGA的精准自动频率跟踪的数字锁相放大处理方法，包括对被测信号通过信号预处理电路进行预处理得到离散信号；将离散信号进行FFT算法处理获得信号频率的粗略值；将粗略值作为中心频率由FFT锁相环对离散信号进行扫描，直至两路正交的本地参考信号和被测信号完成频率同步；将离散信号分别与两路本地参考信号相乘，分别得到差频项与和频项；再对差频项与和频项行低通滤波滤除高频分量，分别得到直流分量；最后对两路直流分量进行运算即可得到被测信号的幅值和相位；本发明利用DSP Builder设计程序，使数字锁相放大器的设计更加灵活，易于开发；本发明使用FPGA做处理器和模块化的外围电路，使其便于作为模块应用到特定领域的测量仪器中。

技术领域

本发明涉及微弱信号检测技术领域，特别是涉及一种基于FPGA的精准自动频率跟踪的数字锁相放大处理方法的方法及其电路。

背景技术

在噪声中淹没的微弱信号检测技术方面，相关学者进行了长期的研究。锁相放大器是诸多微弱信号检测中检测能力强、可靠性高的一种成熟的方案。锁相放大器发展阶段大致为模拟锁相放大器、模拟与数字混合锁相放大器和数字锁相放大器三个阶段。由于数字锁相放大器的各项突出优点，使其成为现在微弱信号检测研究的热点。

目前，市面上虽然已有不少的高性能数字锁相放大器，但由于其价格昂贵、功能复杂，难以作为模块应用到特定领域的仪器当中。数字锁相放大器在参考信号频率捕捉上还存在一定的误差，而频率误差的存在，会对信号检测结果有不小的影响。以往在数字锁相放大器的设计中，多采用VHDL或Verilog HDL等硬件描述语言设计数字锁相放大器。这种方法由于程序的编写非常繁琐，往往不能达到良好优化而使数字锁相放大器性能表现一般。

鉴于此，迫切需要一种模块化的、具有精准自动频率跟踪功能、程序的设计简单且易于进行功能的扩展升级的数字锁相放大器。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述不足，提供一种基于DSPBuilder和FPGA的数字锁相放大器的方法及其电路，实现一种模块化的、具有精准自动频率跟踪功能、程序的设计简单且易于进行功能的扩展升级的数字锁相放大器来解决上述技术缺陷。

基于FPGA的精准自动频率跟踪的数字锁相放大处理方法，包括：

S1、对被测信号通过信号预处理电路进行预处理，预处理后的被测信号通过抗混叠滤波器处理后，由ADC转换器对抗混叠滤波器处理后的信号过采样得到离散信号；

S2、将步骤S1获得的离散信号进行FFT算法处理获得信号频率的粗略值；

S3、将步骤S2获得的频率粗略值作为中心频率由FFT锁相环对步骤S1的离散信号进行扫描，直至两路正交的本地参考信号和被测信号完成频率同步；

S4、将步骤S1的离散信号分别与步骤S3产生的两路本地参考信号相乘，分别得到差频项与和频项；再对差频项与和频项行低通滤波滤除高频分量，分别得到直流分量；最后对两路直流分量进行运算即可得到被测信号的幅值和相位；

其中，步骤S2-S4集成在FPGA中。

进一步的，步骤S1中的被测信号表示为x(t)＝Asin(2πft+θ)+n(t)，ADC转换器采用过采样技术降低量化噪声，得到离散信号其中，A为被测信号的幅度，f为被测信号的频率，θ为信号的初始相位，n(kt_s)为噪声。

进一步的，步骤S2具体方法是采用微处理器FPGA将步骤S1离散信号进行FFT算法处理得到被测信号频率的粗略值。