[发明专利]集成电路制造方法及其制造系统在审
申请号: | 201810939965.5 | 申请日: | 2018-08-17 |
公开(公告)号: | CN109582995A | 公开(公告)日: | 2019-04-05 |
发明(设计)人: | 黄旭霆;周自翔;刘如淦 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 黄艳;李琛 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 复合光 掩模 计算模型 校正 集成电路制造 掩模图像 测量 光学邻近校正 集成电路图案 晶圆图案 模型校正 掩模工艺 掩模图案 制造系统 晶圆 | ||
1.一种集成电路制造方法,包括:
建立一掩模模型以及一复合光刻计算模型,上述掩模模型用以模拟一掩模图像,上述复合光刻计算模型用以模拟一晶圆图案;
使用一测量的掩模图像校正上述掩模模型;
使用一测量的晶圆数据及校正后的上述掩模模型校正上述复合光刻计算模型;以及
使用校正后的上述复合光刻计算模型对一集成电路图案执行一光学邻近校正(OPC)程序,从而产生用于一掩模工艺的一掩模图案。
2.如权利要求1所述的集成电路制造方法,还包括基于上述掩模图案制造一掩模。
3.如权利要求2所述的集成电路制造方法,还包括使用上述掩模对一晶圆执行一光刻工艺。
4.如权利要求3所述的集成电路制造方法,其中:
制造上述掩模的步骤包括对上述掩模涂布一第一光刻胶层,根据上述掩模图案对上述第一光刻胶层执行一电子束直写(electron-beam writing)工艺,并且通过被图案化的上述第一光刻胶层蚀刻上述掩模;以及
对上述晶圆执行上述光刻工艺的步骤包括对上述晶圆涂布一第二光刻胶层,并且使用上述掩模曝光上述第二光刻胶层以在上述晶圆上形成一图案化的第二光刻胶层。
5.如权利要求1所述的集成电路制造方法,还包括:
接收一集成电路设计布局,上述集成电路设计布局包括上述集成电路图案;以及
在对上述集成电路图案执行上述光学邻近校正程序之前,基于上述集成电路图案形成一晶圆目标图案。
6.一种集成电路制造方法,包括:
使用一测量的掩模图像校正一掩模模型;
使用一测量的晶圆数据及校正后的上述掩模模型校正一复合光刻计算模型;以及
使用校正后的上述复合光刻计算模型对一集成电路图案执行一光学邻近校正程序,从而产生用于一掩模工艺的一掩模图案。
7.如权利要求6所述的集成电路制造方法,还包括:
接收一集成电路设计布局,上述集成电路设计布局包括上述集成电路图案;以及
在对上述集成电路图案执行上述光学邻近校正程序之前,基于上述集成电路图案形成一晶圆目标图案。
8.如权利要求7所述的集成电路制造方法,其中执行上述光学邻近校正程序的步骤包括:
修改上述集成电路图案;
使用上述复合光刻计算模型模拟上述集成电路图案以产生上述集成电路图案的一晶圆轮廓;
确认上述晶圆轮廓及上述晶圆目标图案之间的一差异;以及
当上述差异超过一可容忍范围,重复上述三个步骤。
9.如权利要求8所述的集成电路制造方法,其中:
上述掩模模型在一公式I(x,mp)中被定义,其中mp是一组掩模模型参数,并且I(x,mp)是一掩模图像函数,用以模拟在一光刻曝光工艺中上述掩模图案在半导体晶圆上的一图像;以及
上述复合光刻计算模型在一公式W(x)=Φ2(Φ1(I(x,mp)))被定义,其中:
W(x)定义为一模拟晶圆轮廓;
Φ1定义为一光刻胶图案函数,用以模拟涂布在上述半导体晶圆上的一光刻胶的特性;以及
Φ2定义为一晶圆图案函数,用以模拟应用在上述半导体晶圆的一蚀刻工艺的特性。
10.一种集成电路制造系统,包括:
一掩模数据模块,被设计以收集掩模成像数据;
一晶圆数据模块,被设计以从一掩模制造程序中收集晶圆制造数据;
一第一校正模块,被设计以基于上述掩模成像数据校正一掩模模型;
一第二校正模块,被设计以基于上述晶圆制造数据校正一复合光刻计算模型;以及
一光学邻近校正模块,被设计以使用上述掩模模型及上述复合光刻计算模型执行一光学邻近校正程序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810939965.5/1.html,转载请声明来源钻瓜专利网。