[发明专利]一种栅驱动电路过流保护系统

权利要求书

1.一种栅驱动电路过流保护系统，其特征在于，包括：

输出功率管控制逻辑电路，当系统单次过流状态满足设定条件时对后续驱动逻辑进行关闭操作；

OCP_FLAG控制逻辑电路，在系统发生过流时，通过OCP_FLAG的逻辑高低来向后续电路表明系统是否发生过流；

所述输出功率管控制逻辑电路包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第一或非门NOR1、第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第四与非门NAND4、第五与非门NAND5、第六与非门NAND6、第七与非门NAND7、第八与非门NAND8、第一计时器3µs Counter和第二计时器30µs Counter；

其中，所述第一反相器INV1的输入端接PWM时钟信号，其输出端同时接第一计时器3µsCounter和第二计时器30µs Counter的时钟端口；所述第一计时器3µs Counter的输出端接第二反相器INV2的输入端，所述第二反相器INV2的输出端接第一与非门NAND1的第一输入端；所述第二计时器30µs Counter的输出端接第三反相器INV3的输入端，所述第三反相器INV3的输出端接第一或非门NOR1的第一输入端，其第二输入端接异常复位端abnormal_state，所述第一或非门NOR1的输出端同时接所述第一与非门NAND1的第二输入端、第三与非门NAND3的第二输入端和第四与非门NAND4的第一输入端；所述第一与非门NAND1的输出端接第二与非门NAND2的第一输入端，所述第二与非门NAND2的输出端接所述第三与非门NAND3的第一输入端，所述第三与非门NAND3的输出端同时接所述第二与非门NAND2的第二输入端、第四与非门NAND4的第二输入端和第五反相器INV5的输入端；所述第五反相器INV5的输出端同时接第六与非门NAND6的第二输入端和第八与非门NAND8的第二输入端；所述第四与非门NAND4的输出端同时接第四反相器INV4的输入端和第五与非门NAND5的第一输入端，所述第四反相器INV4的输出端接所述第一计时器3µs Counter的使能端口；所述第五与非门NAND5的输出端接第六反相器INV6的输入端，所述第六反相器INV6的输出端接第六与非门NAND6的第一输入端，所述第六与非门NAND6的输出端接第七与非门NAND7的第一输入端，第七与非门NAND7的输出端同时接第二计时器30µs Counter的使能端口和第八与非门NAND8的第一输入端，所述第八与非门NAND8的输出端同时接所述第七与非门NAND7的第二输入端和OCP_logic端口；

所述OCP_FLAG控制逻辑电路包括第一PMOS管PMOS1、第一NMOS管NMOS1、第二NMOS管NMOS2、第七反相器INV7、第八反相器INV8、第九反相器INV9、第三计时器300µs Counter、第二或非门NOR2、第三或非门NOR3、第一电容C1、第一电阻R1、第一电流源I1和第二电流源I2；

其中，第一PMOS管PMOS1的栅端接OCP_Comparator_out端口，源端接VDD，漏端接第一电容C1的上极板和第一电流源I1的正端，所述第一电流源I1的负端和所述第一电容C1的下极板均接地；第一NMOS管NMOS1的栅极接第一电容C1的上极板，源端接GND，漏端同时接第七反相器INV7的输入端、第二或非门NOR2的第一输入端和第二电流源I2的负端，所述第二电流源I2的正端接VDD；第七反相器INV7的输出端接第三计时器300µs Counter的使能端；所述第三计时器300µs Counter的输出端接第八反相器INV8的输入端，所述第八反相器INV8的输出端接第三或非门NOR3的第二输入端；所述第三或非门NOR3的输出端接第二或非门NOR2的第二输入端，所述第二或非门NOR2的输出端同时接第三或非门NOR3的第一输入端和第九反相器INV9的输入端；所述第九反相器INV9的输出端接第二NMOS管NMOS2的栅端，所述第二NMOS管NMOS2的源端接地，漏端接OCP_FLAG端口和第一电阻R1的一端，所述第一电阻R1的另一端接VDD；

所述第三计时器300µs Counter的时钟端口接所述第一反相器INV1的输出端；所述第二电流源I2的负端接第五与非门NAND5的第二输入端。