[发明专利]半导体基板结构及其制造方法

说明书

本发明提供一种半导体基板结构，包括半导体元件基板以及黏着组件。半导体元件基板具有主动面以及位于主动面上的多个凹陷。黏着组件包括黏着层以及底膜，且黏着层填入多个凹陷中，以使半导体元件基板与黏着组件彼此接合。本发明还提供一种半导体基板结构的制造方法。

技术领域

本发明涉及一种半导体基板结构及其制造方法，尤其涉及一种具有凹陷的半导体基板结构及其制造方法。

背景技术

一般而言，在半导体基板上进行了形成元件的相关制造(即，构成半导体元件基板)之后，常会有其他的后续的制造。然而，在这些后续的制造中，可能会由于半导体元件基板的破损或翘曲而降低了制造的良率，且造成了成本的增加。因此，如何提升制造的良率及更容易达到薄化厚度，以降低成本与符合后段加工制造作业需求，实已成为目前亟欲解决的课题。

发明内容

本发明提供一种半导体基板结构，可以提升黏着层与半导体基板之间的接合强度，进而提升制造的良率且降低成本。

本发明提供一种半导体基板结构的制作方法，其用以形成上述的半导体基板结构。

本发明的半导体基板结构包括半导体元件基板以及黏着组件。半导体元件基板具有主动面以及位于主动面上的多个凹陷。黏着组件包括黏着层以及底膜，且黏着层填入多个凹陷中，以使半导体元件基板与黏着组件彼此接合。

在本发明的一实施例中，上述的多个凹陷为多个孔洞。

在本发明的一实施例中，上述的多个凹陷为多个沟槽。

在本发明的一实施例中，上述的半导体元件基板包括多个集成电路，且上述的多个凹陷的深度小于上述的多个集成电路的厚度。

在本发明的一实施例中，上述的多个集成电路中的每一个包括一后段内连线区，且上述的多个凹陷的深度大于上述的后段内连线区的厚度。

在本发明的一实施例中，上述的半导体元件基板包括多个集成电路，且上述的多个集成电路于上述的主动面上的投影不重叠于上述的多个凹陷于上述的主动面上的投影。

在本发明的一实施例中，上述的半导体元件基板包括多个集成电路，且相邻的上述的多个集成电路之间具有上述的多个凹陷的其中至少一个。

在本发明的一实施例中，上述的半导体元件基板包括多个以阵列方式排列的集成电路。

在本发明的一实施例中，上述的半导体元件基板的尺寸大于或等于上述的黏着组件的尺寸。

本发明的半导体基板结构的制造方法至少包括以下步骤：提供具有主动面的半导体元件基板；形成多个凹陷于半导体基板的主动面上；提供包括黏着层以及底膜的黏着组件；以黏着层面向主动面将黏着组件与半导体元件基板接合，且黏着层填入多个凹陷中。

在本发明的一实施例中，基板结构的制造方法还包括以下步骤：将上述的黏着组件与上述的半导体元件基板接合之后，薄化上述的半导体元件基板。

在本发明的一实施例中，薄化上述的半导体元件基板的步骤包括：研磨上述的半导体元件基板相对于上述的主动面的表面。

基于上述，本发明的半导体元件基板上具有多个凹陷，且黏着层填入多个凹陷中。因此，可以提升黏着组件与半导体元件基板之间的接合强度。如此一来，在将半导体元件基板进行后续制造(如：转移、翻转和/或研磨制造)时，可以降低半导体元件基板破损或翘曲的可能，以提升制造的良率，也可以使半导体元件基板更容易达到薄化厚度的目的，以降低成本与符合后段制造加工作业需求。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图1B是依照本发明的第一实施例的一种半导体基板结构的制作方法的剖面示意图。