[发明专利]一种功率器件防护芯片及其制造方法

说明书

本发明公开一种功率器件保护芯片，功率器件保护芯片包括第一导电类型的衬底，还包括第一导电类型的第一外延层、第二导电类型的注入区和第二外延层、沟槽、氧化硅层和第一金属层，第一外延层形成在衬底的上表面，注入区自第一外延层的上表面向下形成，第二外延层形成在第一外延层上表面，沟槽自第二外延层的上表面向下延伸并暴露出第一外延层的上表面，沟槽的侧壁形成有氧化硅层，第一金属层填满沟槽，并位于注入区的上表面。还公开了功率器件保护芯片的制造方法，实现了快速封装，并且双向多路集成，提高了器件的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种功率器件防护芯片。

背景技术

随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。功率器件防护芯片是一种应用广泛的用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，并且从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，功率器件防护芯片通常用来保护敏感电路不受到浪涌的冲击。而现有的技术中的为了增强芯片的各种性能，往往将芯片设计得很复杂，不利于封装。

发明内容

有鉴于此，本发明提供了一种适用于快速封装的双向多路集成的功率器件防护芯片及其制造方法。

本发明采用的技术手段如下：

一种功率器件保护芯片，所述功率器件保护芯片包括第一导电类型的衬底，还包括第一导电类型的第一外延层、第二导电类型的注入区和第二外延层、沟槽、氧化硅层和第一金属层，所述第一外延层形成在所述衬底的上表面，所述注入区自所述第一外延层的上表面向下形成，所述第二外延层形成在所述第一外延层上表面，所述沟槽自所述第二外延层的上表面向下延伸并暴露出所述第一外延层的上表面，所述沟槽的侧壁形成有所述氧化硅层，所述第一金属层填满所述沟槽，并位于所述注入区的上表面，所述功率器件保护芯片还包括形成在所述衬底下表面的第二导电类型的扩散层、形成在所述第二外延层的上表面的第二金属层和形成在所述扩散层的下表面的第三金属层。

本发明提供的功率器件防护芯片，不仅能够实现功率器件防护芯片在封装中的快速性，而且也能够保证功率器件防护芯片的性能不被降低，其中实现埋层双向多路集成，该结构使用简单工艺集成就能实现3路双向保护功能，多组二级管并联，降低了器件的寄生电容。另外在本发明的正面电极即第一金属层设置在沟槽内，方便进行快速封装，减少了器件的面积，降低了器件的封装和制造成本。

本发明的另一个方面提供一种功率器件防护芯片的制造方法，至少包括以下步骤：

提供第一导电类型的衬底；

在所述衬底的上表面依次形成的第一导电类型的第一外延层、第二导电类型的第二外延层，以及在所述衬底的下表面形成的第二导电类型的扩散层；

自所述第二外延层向下刻蚀出沟槽，所述沟槽曝露出所述第一外延层的上表面；

在所述沟槽的内侧壁制备氧化硅层；

在所述沟槽底部采用第二导电类型的离子注入所述第一外延层内；

制备第一金属层、第二金属层和第三金属层，所述第一金属层填满所述沟槽，所述第二金属层形成于所述第二外延层的上表面，所述第三金属层形成于所述扩散层的下表面。

本发明提供的功率器件防护芯片的制造方法，实现埋层双向多路集成，该结构使用简单工艺集成就能实现3路双向保护功能，多组二级管并联，降低了器件的寄生电容。另外在本发明的正面电极即第一金属层设置在沟槽内，方便进行快速封装，降低了器件的封装和制造成本。不仅能够实现功率器件防护芯片在封装中的快速性，而且也能够保证功率器件防护芯片的性能不被降低。

附图说明

图1为本发明的等效电路图；