[发明专利]浮动开关及其驱动电路

权利要求书

1.一种浮动开关的驱动电路，所述浮动开关包括串联连接的第一晶体管和第二晶体管，所述第一晶体管和第二晶体管共源共栅，其特征在于，所述驱动电路包括：

电流流向控制电路，耦接至所述第一晶体管和第二晶体管的栅极，用以根据逻辑信号来控制所述第一晶体管和第二晶体管的开关状态；以及

箝位电路，被配置为对栅源电压进行箝位以维持所述第一晶体管和第二晶体管的当前开关状态，并使得没有电流从所述驱动电路流至所述第一晶体管和第二晶体管的源极，所述栅源电压为所述第一晶体管和第二晶体管的栅极与源极之间的电压；

所述箝位电路包括：

第三晶体管；以及

第四晶体管，栅极与所述第三晶体管的栅极连接，源极与所述第一晶体管的栅极连接；

其中，所述第一晶体管和第二晶体管的源极仅与所述第三晶体管和第四晶体管的栅极连接，以使得在所述第一晶体管和第二晶体管导通时没有电流从所述驱动电路流至所述第一晶体管和第二晶体管的源极。

2.根据权利要求1所述的驱动电路，其特征在于，所述第一晶体管和第二晶体管以及第四晶体管的沟道类型相同，和第三晶体管的沟道类型不同。

3.根据权利要求1所述的驱动电路，其特征在于，所述箝位电路被配置为在所述逻辑信号为第一状态时将所述栅源电压箝位在第一预定值，在所述逻辑信号为第二状态时将所述栅源电压箝位在第二预定值。

4.根据权利要求1所述的驱动电路，其特征在于，所述电流流向控制电路包括：

第一电流源，耦接在上拉电源端和所述第一晶体管的栅极之间；

第二电流源，耦接在所述第一晶体管的栅极和接地端之间；以及

开关，连接在所述第一电流源和第二电流源之间，被配置为受控于所述逻辑信号导通或关断；

其中，所述第二电流源的输出电流大于所述第一电流源。

5.根据权利要求1所述的驱动电路，其特征在于，所述箝位电路还包括：

至少一个二极管，串联连接至所述第三晶体管的源极。

6.根据权利要求3所述的驱动电路，其特征在于，所述第一晶体管和第二晶体管为N型晶体管，所述第一预定值被配置为使得所述第一晶体管和第二晶体管维持导通状态，所述第二预定值被配置为使得所述第一晶体管和第二晶体管维持关断状态。

7.根据权利要求1所述的驱动电路，其特征在于，所述第一晶体管和第二晶体管为N型晶体管，所述第三晶体管的漏极连接至接地端，所述第四晶体管的漏极连接至上拉电源端。

8.根据所述权利要求3所述的驱动电路，其特征在于，所述第一晶体管和第二晶体管为P型晶体管，所述第一预定值被配置为使得所述第一晶体管和第二晶体管维持关断状态，所述第二预定值被配置为使得所述第一晶体管和第二晶体管维持导通状态。

9.根据权利要求1所述的驱动电路，其特征在于，所述第一晶体管和第二晶体管为P型晶体管，所述第三晶体管的漏极连接至上拉电源端，所述第四晶体管的漏极连接至接地端。

10.根据权利要求4所述的驱动电路，其特征在于，所述第一晶体管和所述第二晶体管为高压控制晶体管，所述开关为低压控制开关。

11.一种浮动开关，包括：

第一晶体管；

第二晶体管，与所述第一晶体管串联连接，所述第一晶体管和所述第二晶体管共源共栅；以及

如所述权利要求1-10任一项所述的驱动电路。