[发明专利]一种基于FPGA的矩阵特征分解方法

说明书

一种基于FPGA的矩阵特征分解方法，包括以下步骤：步骤S1、初始化d0(k)和X0(8，k)，(k＝0～63)；X0(8，k)为各通道64拍幅相采样的瞬时值8*1复向量，d0(k)为X0矩阵的列和向量；步骤S2、计算特征矢量，步骤S3、生成噪声子空间。本发明的基于FPGA设计的一种矩阵特征分解方法，有针对性的设计了信号处理流程，实现了高速矩阵特征分解运算；本发明有效提升了指定维度的矩阵特征分解运算时间，具有较强的实用性和通用性，对以后的类似设计具有一定的指导意义。

技术领域

本发明涉及实时信号处理技术领域，具体涉及一种基于FPGA的矩阵特征分解方法。

背景技术

理想的实时信号处理方法，应具备快速数据处理能力。对矩阵特征分解计算速度的提高需要设计相应的计算方法，来适应高速矩阵特征分解处理需求。在进行矩阵特征分解时，应用通常不需要计算所有特征向量，根据需要计算对应个数的特征向量可以提高矩阵特征分解速度。

矩阵特征分解是信号处理的常用算法，通常使用解算特征值，而后通过特征值计算特征向量的办法。

采用解算特征值，而后通过特征值计算特征向量的办法，存在着以下问题：计算流程复杂，计算时间长，无法满足实时信号处理短时间计算需求。

发明内容

针对上述问题，本发明提出一种基于FPGA的矩阵特征分解方法，实现了快速指定维度矩阵特征分解，解决了特征分解计算速度慢的问题。本矩阵特征分解方法输入通道为8通道，处理64快拍复数据，复数据实部虚部位宽均为33bit；本矩阵特征分解方法解算矩阵的最大四个特征向量。输入通道个数和复数据实部虚部位宽根据实际输入信号路数及其位宽修改，64快拍复数据根据方法的测量精度需求和测量时间需求修改，拍数越少测量时间越短，拍数越多抗白噪声能力越强。解算矩阵特征向量的个数随不同应用修改，增加或减少特征向量的个数只需增加或减少步骤S202中的迭代次数即可。

一种基于FPGA的矩阵特征分解方法，包括以下步骤：

步骤S1、初始化d0(k)和X0(8，k)，(k＝0～63)；X0(8，k)为各通道64拍幅相采样的瞬时值8*1复向量，d0(k)为X0矩阵的列和向量；

包括以下分步骤：

步骤S101、初始化X0(8，k)，(k＝0～63，后同)；X0(8，k)为各通道天线64拍幅相采样的瞬时值，每拍为1个值；

具体的，X0(8，k)为8通道64拍幅相采样的瞬时值，每通道为复向量，复向量实部位宽33bit，虚部位宽33bit；

步骤S102、初始化d0(k)，d0(k)为X0(8，k)矩阵的各通道向量复数加和，加和后为1通道64拍瞬时值，加和后实部位宽36bit，虚部位宽36bit；

步骤S2、计算特征矢量

包括以下分步骤：

步骤S201、计算第一个特征矢量hn0(8,1)

d0(k)为1*64复向量，X0(8，k)为8*64复矩阵，二者之积也为8*1复矩阵在k＝1,2,……,64时累加后除以64，得到8*1复矩阵h0(8,1)，复矩阵h0(8,1)随后进行归一化，归一化后的hn0(8,1)为8*1向量，其共轭转置hn0(8,1)’为1*8向量，与8*64矩阵X相乘，得到1*64向量d1(k)，将8*1向量hn0(8,1)与1*64向量d1(k)相乘，乘积被X0(8，k)减，得到X1(8，k)；

所述计算h0(8,1)用到了复数共轭和复数乘法；在FPGA中实现时，对于复数共轭，由于实部和虚部分开存储，只需将虚部取反即可；对于复数乘法，一次复乘可以分解为四次实数乘法和两次加/减法，使用4个乘法器，2个时钟得到结果；