[发明专利]半导体存储器装置

权利要求书

1.一种半导体存储器装置，该半导体存储器装置包括：

多条选通线，所述多条选通线层叠在基板的设置在与第一方向交叉的第二方向上的第一单元阵列区域和第二单元阵列区域上方，并且被沟道结构穿过；以及

多条布线，所述多条布线层叠在所述基板的设置在所述第一单元阵列区域和所述第二单元阵列区域之间的间隔区域上方以及所述基板的在所述第一方向上设置在所述第一单元阵列区域和所述第二单元阵列区域以及所述间隔区域的两侧的第一联接区域上方，

其中，各条所述布线包括在所述第一方向上横穿所述间隔区域的线部分以及设置在所述第一联接区域上方的延伸部分，并且

其中，在所述第二方向上，所述延伸部分的宽度大于所述线部分的宽度，

其中，所述多条布线通过至少一个狭缝与所述多条选通线分离。

2.根据权利要求1所述的半导体存储器装置，其中，各条所述布线包括通过位于所述各条所述布线上方的布线暴露并设置在所述延伸部分的端部的焊盘区域。

3.根据权利要求2所述的半导体存储器装置，其中，在所述第二方向上，所述焊盘区域的宽度与所述延伸部分的宽度相同。

4.根据权利要求1所述的半导体存储器装置，其中，所述多条布线的层叠数与所述多条选通线的层叠数相同。

5.根据权利要求1所述的半导体存储器装置，

其中，所述基板还包括在所述第二方向上设置在所述第一单元阵列区域和所述第二单元阵列区域以及所述间隔区域的两侧的第二联接区域，并且

其中，各条所述选通线延伸到任一个第二联接区域，并且在所述任一个第二联接区域中包括通过位于各条所述选通线上方的选通线暴露的焊盘区域。

6.根据权利要求5所述的半导体存储器装置，该半导体存储器装置还包括：

多个虚拟层叠物，所述多个虚拟层叠物分别设置在所述第一联接区域和所述第二联接区域之间的拐角处，

其中，各个所述虚拟层叠物包括在垂直方向上层叠的多个虚拟电极。

7.根据权利要求6所述的半导体存储器装置，其中，所述多个虚拟电极的层叠数与所述多条选通线的层叠数相同。

8.一种半导体存储器装置，该半导体存储器装置包括：

第一基板，该第一基板包括设置在与第一方向交叉的第二方向上的第一单元阵列区域和第二单元阵列区域、介于所述第一单元阵列区域和所述第二单元阵列区域之间的间隔区域、在所述第一方向上设置在所述第一单元阵列区域和所述第二单元阵列区域以及所述间隔区域的两侧的第一联接区域以及在所述第二方向上设置在所述第一单元阵列区域和所述第二单元阵列区域以及所述间隔区域的两侧的第二联接区域；

选通线层叠物，所述选通线层叠物包括多条选通线，所述多条选通线设置在所述第一基板的所述第一单元阵列区域和所述第二单元阵列区域以及所述第二联接区域上方，从所述第一单元阵列区域和所述第二单元阵列区域延伸到相邻的所述第二联接区域并且在垂直方向上层叠；以及

布线层叠物，所述布线层叠物包括多条布线，所述多条布线设置在所述第一基板的所述间隔区域和所述第一联接区域上方并且在垂直方向上层叠，

其中，所述选通线具有在所述第二方向上形成在各个所述第二联接区域中的第一台阶结构，并且所述布线具有在所述第一方向上形成在各个所述第一联接区域中的第二台阶结构，

其中，所述布线层叠物通过狭缝与所述选通线层叠物分离。

9.根据权利要求8所述的半导体存储器装置，其中，所述布线在所述间隔区域中具有第一宽度，并且在所述第一联接区域中具有大于所述第一宽度的第二宽度。

10.根据权利要求8所述的半导体存储器装置，其中，各条所述布线在所述第一联接区域中包括通过位于各条所述布线上方的布线暴露的焊盘区域。

11.根据权利要求8所述的半导体存储器装置，其中，所述布线设置在与所述选通线相同的层处。