[发明专利]用于金属栅极的低厚度相关功函数nMOS整合

说明书

膜堆叠及形成膜堆叠的方法，膜堆叠包含在基板上的高k介电层、在高k介电层上的高k覆盖层、在高k覆盖层上的n金属层及在n金属层上的n金属覆盖层。n金属层具有与高k覆盖层相邻的富铝界面。

技术领域

本揭示案的实施方式大致上涉及包含用于形成n金属堆叠的工艺的半导体制造。更特定而言，本揭示案的实施方式涉及n金属栅极堆叠及其生产方法。

背景技术

MOSFET的连续尺寸缩小(scaling)造成在形成金属栅极堆叠之后用于低电阻率金属(例如，钨)沉积的栅极填充体积较小。适合的n金属膜具有低功函数(work function；WF)厚度相关性及低电阻率。此外，带边功函数(band edge work function)性能应实现可用的阈值电压(threshold voltage)行为并且使短通道效应最小化。

现有n金属TiAlC具有高电阻率(>2000μΩ-cm)并且需要～来实现10nm器件的有用功函数。将TiAl膜厚度薄化至及低于导致有效功函数显著增大。进一步的功函数减小取决于增加的Al浓度，此举造成整合(integration)可靠性及腔室缺陷挑战。

因此，本领域需要用于缩小功函数的整合方案、栅极堆叠及新颖材料。

发明内容

本揭示案的一或更多个实施方式涉及膜堆叠，所述膜堆叠包括在基板上的高k介电层。高k覆盖层在所述高k介电层上。n金属层在所述高k覆盖层上。所述n金属层具有与所述高k覆盖层相邻的富铝界面，所述富铝界面在所述高k覆盖层与所述n金属覆盖层之间或在所述高k覆盖层与所述高k介电层之间。n金属覆盖层在所述n金属层上。

本揭示案的另外实施方式涉及形成膜堆叠的方法。在基板上形成高k介电层。在所述高k介电层上形成高k覆盖层。在所述高k覆盖层上形成n金属层。所述n金属层具有与所述高k覆盖层相邻的富铝界面，所述富铝界面在所述高k覆盖层与n金属覆盖层之间或在所述高k覆盖层与所述高k介电层之间。在所述n金属层上形成n金属覆盖层。

本揭示案的进一步实施方式涉及膜堆叠，包括具有表面的基板，所述表面包括氧化硅层。HfO2层在所述氧化硅层上。所述HfO₂层具有在约至约的范围中的厚度。氮化钛层在所述HfO₂层上。所述氮化钛层具有在约至约的范围中的厚度。n金属层在所述氮化钛层上，所述n金属层包括TaSiAl且具有在约至约的范围中的厚度。所述n金属层具有与所述氮化钛层相邻的富铝界面。n金属覆盖层在所述n金属层上，所述n金属覆盖层包括在约至约的范围中的氮化钛。

附图说明

为了能详细地了解本揭示案的上述特征的方式，可通过参照实施方式来得到以上简要概述的本揭示案的更特定描述，这些实施方式中的一些实施方式绘示于附图中。然而，应注意，附图仅绘示本揭示案的典型实施方式，且因此不应被视为限制本揭示案的范围，因为本揭示案可容许其他等效实施方式。

图1A示出根据本揭示案的一或更多个实施方式的膜堆叠；及

图1B示出根据本揭示案的一或更多个实施方式的膜堆叠。

在附图中，类似的部件及/或特征可具有相同的参考标号。此外，相同类型的各种部件可通过参考标号后接短划线和区分类似部件的第二标号来区分。若在说明书中仅使用第一参考标号，则该描述适用于具有相同第一参考标号的任何一个类似的部件，而与第二参考标号无关。

具体实施方式

在描述本揭示案的若干示例性实施方式之前，应理解，本揭示案不限于以下描述中阐述的构造或工艺步骤的细节。本揭示案能够具有其他实施方式并且能够以各种方式来实践或执行。