[发明专利]电压施加装置和输出电压波形的形成方法

说明书

在对形成于基片上的多个被检查器件检查电特性的检测器中，对被检查器件施加电压的电压施加装置，其在被赋予规定的设定条件时，设定作为过渡电压设定参数的过渡阶梯数、阶梯时间、阶梯电压，以能够形成适合于规定的设定条件的、具有多个过渡阶梯的阶梯状的过渡电压波形，基于此，形成具有阶梯状的过渡电压波形的输出电压。将输出电压输入到DUT阶梯时的响应为产生过冲的2阶以上的高阶延迟系统，各过渡阶梯的阶梯时间的终点被设定成二阶延迟系统的阶梯响应曲线中的从上升时间的终点至超调时间之间的时间。

技术领域

本发明涉及进行器件的电检查的检测器所使用的、对器件施加电压的电压施加装置和输出电压波形的形成方法。

背景技术

在半导体器件的制造工艺中，半导体晶片(以下简记为晶片)的全部处理结束的阶段，对形成于晶片的多个被检查器件(Device Under Test；DUT)进行各种电检查。

这样的作为检查对象器件的DUT的电特性的检查由检测器借助探针卡进行。探针卡具有与晶片上的DUT的电极垫接触的多个探针(接触件)，在使各探针与晶片上的各电极垫接触的状态下，从检测器对各探针发送电信号，进行晶片上的DUT的检查。

检测器具有对DUT施加规定的电压的电压施加装置即器件电源(Device PowerSupply；DPS)，从DPS对DUT施加规定的电压。DPS的输出电压的上升波形(过渡电压)由DPS的电路特性、与器件电源线连接的负载决定。具体而言，存在从DPS至DUT的器件电源线连接大电容负载的结构和不连接大电容负载的结构。若在连接大电容负载的结构中使DPS的由无源元件构成的相位补偿电路最优化，则在不连接大电容负载的情况下DPS的输出电压的上升波形劣化，例如产生过冲(overshoot)。

如上述那样输出电压的上升波形劣化时，由于输出电压不单调地增加而DUT发生错误动作或者上升波形中产生过大的过冲的情况下，存在对DUT施与应力(stress)的问题。

作为对应这样的问题的技术，专利文献1中提出了从检测器的电源对半导体晶片的半导体元件施加电压时以阶梯状施加电压的技术。

现有技术文献

专利文献1

专利文献1：日本实开平3-17581号公报(日本实愿平1-78138号的缩微胶卷)

发明内容

发明要解决的技术问题

本发明提供一种技术，其能够不伴随电路的改变，而抑制对DUT施加的输出电压的上升波形的劣化，在短时间内达到设定电压值。

用于解决技术问题的技术方案

本发明的一个方式的实施方式的电压施加装置在对形成于基片上的多个被检查器件检查电特性的检测器中，对所述被检查器件施加电压，所述电压施加装置具有电压设定部，所述电压设定部在被赋予了包含设定电压值的规定的设定条件时，设定作为过渡电压设定参数的过渡阶梯数、阶梯时间、阶梯电压，以能够形成适合于所述规定的设定条件的、具有多个过渡阶梯的阶梯状的过渡电压波形，基于由所述电压设定部设定的所述过渡电压设定参数，输出具有所述阶梯状的过渡电压波形的输出电压，将从所述器件电源输出的输出电压阶梯地输入到与所述电压施加装置连接的所述被检查器件时的响应，是对设定电压产生过冲的2阶以上的高阶延迟系统，由所述电压设定部设定的所述各过渡阶梯的所述阶梯时间的终点，被设定成所述高阶延迟系统的阶梯响应曲线中的从上升时间的终点至超调时间之间的时间。

发明效果

依照本发明，能够不伴随电路的改变，而抑制对DUT施加的输出电压的上升波形的劣化，在短时间内达到设定电压值。

附图说明

图1是表示本发明的一实施方式的使用器件电源的检查装置的一例的概略构成的截面图。