[发明专利]具有堆叠栅极的半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

形成在衬底上的第一场效应晶体管(FET)，所述第一场效应晶体管包括第一栅极；

沿基本上垂直于所述衬底的方向堆叠在所述第一FET上的第二FET，所述第二FET包括第二栅极；

第一布线轨线和与所述第一布线轨线电隔离的第二布线轨线，所述第一布线轨线和所述第二布线轨线中的每一个设置在沿所述方向堆叠在所述第二FET上的布线平面上；

第一导电迹线，其被配置成将所述第一FET的所述第一栅极导电地耦接至所述第一布线轨线；以及

第二导电迹线，其被配置成将所述第二FET的所述第二栅极导电地耦接至所述第二布线轨线。

2.根据权利要求1所述的半导体器件，其中，所述第二栅极沿基本上垂直于所述衬底的方向堆叠在所述第一栅极正上方。

3.根据权利要求2所述的半导体器件，其中，所述第一布线轨线和所述第二布线轨线沿基本上垂直于所述衬底的方向设置在所述第二栅极上方。

4.根据权利要求1所述的半导体器件，其中，所述第一导电迹线绕过所述第二栅极和所述第二FET。

5.根据权利要求1所述的半导体器件，还包括：

形成在所述衬底上的第三FET，所述第三FET包括第三栅极；

沿基本上垂直于所述衬底的方向堆叠在所述第三FET上的第四FET，所述第四FET包括第四栅极；

第三导电迹线，其被配置成将所述第三FET的所述第三栅极导电地耦接至所述第二布线轨线；以及

第四导电迹线，其被配置成将所述第四FET的所述第四栅极导电地耦接至所述第一布线轨线；

6.根据权利要求5所述的半导体器件，其中，所述第四栅极沿所述方向堆叠在所述第三栅极上。

7.根据权利要求5所述的半导体器件，其中，所述第三导电迹线绕过所述第四栅极和所述第四FET。

8.根据权利要求1所述的半导体器件，其中，所述第一栅极和所述第二栅极中的至少一个包括具有各向异性蚀刻特性的导电材料。

9.根据权利要求1所述的半导体器件，其中，所述第一FET和所述第二FET是包括n型FET和p型FET的互补FET。

10.根据权利要求5所述的半导体器件，其中，所述第二栅极堆叠在所述第一栅极上，并且所述第四栅极堆叠在所述第三栅极上，所述第一轨线和所述第二轨线沿所述方向设置在所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极上方的一个或更多个布线平面上，所述第一导电迹线和所述第二导电迹线在空间上分开，所述第一导电迹线绕过所述第二栅极和所述第二FET，并且所述第二导电迹线绕过所述第一栅极和所述第一FET，所述第三导电迹线和所述第四导电迹线在空间上分开，所述第三导电迹线绕过所述第四栅极和所述第四FET，并且所述第四导电迹线绕过所述第三栅极和所述第三FET，所述第一栅极和所述第四栅极分别经由所述第一导电迹线和所述第四导电迹线导电地耦接至所述第一轨线，并且所述第二栅极和所述第三栅极分别经由所述第二导电迹线和所述第三导电迹线导电地耦接至所述第二轨线。

11.根据权利要求10所述的半导体器件，其中，第二栅极区域等于或大于第一栅极区域，并且第四栅极区域等于或大于第三栅极区域，所述第二栅极在所述第一栅极上方交错，并且所述第四栅极在所述第三栅极上方交错，所述第二栅极区域是与基本上垂直于与所述衬底基本上垂直的方向的平面相交的所述栅极的最大截面区域的栅极区域。

12.根据权利要求10所述的半导体器件，其中，第二栅极区域小于第一栅极区域，并且第四栅极区域小于第三栅极区域，所述第二栅极在所述第一栅极上方交错，并且所述第四栅极在所述第三栅极上方交错。