[发明专利]具有堆叠栅极的半导体器件及其制造方法

说明书

本公开内容的各方面提供了一种半导体器件，该半导体器件包括：形成在衬底上的第一场效应晶体管(FET)，该第一场效应晶体管包括第一栅极；沿基本上垂直于衬底的方向堆叠在第一FET上的第二FET，该第二FET包括第二栅极。该半导体器件还包括第一布线轨线和与第一布线轨线电隔离的第二布线轨线。第一布线轨线和第二布线轨线中的每一个设置在沿所述方向堆叠在第二FET上的布线平面上。该半导体器件还包括：第一导电迹线，其被配置成将第一FET的第一栅极导电地耦接至第一布线轨线；以及第二导电迹线，其被配置成将第二FET的第二栅极导电地耦接至第二布线轨线。

相关申请的交叉引用

本公开内容要求于2017年12月4日提交的美国临时申请第62/594,354号的权益，该美国临时申请的全部内容通过引用并入本文。

背景技术

本文提供的背景技术描述是出于总体上呈现本公开内容的背景的目的。就本背景技术部分中描述的工作的程度而言，目前署名的发明人的工作以及在提交时可以不另外被限定作为现有技术的描述的方面既没有明确地也没有隐含地被承认为针对本公开内容的现有技术。

半导体器件广泛用于各种电子设备例如智能电话、计算机等中。通常，典型的半导体器件包括具有有源器件例如晶体管、电容器、电感器和其他部件的衬底。对能够同时支持大量日益复杂和高级的功能的较小且更快的半导体器件的需求不断增加。这种按比例缩小的工艺通常通过增加生产效率和降低相关成本来提供收益。然而，这种按比例缩小还增加了半导体器件的处理和制造的复杂性。随着半导体器件的尺寸在先进技术节点中按比例缩小至较小的亚微米大小，增加半导体器件的密度变得更具挑战性。需要改进的结构及用于制造其的方法。

发明内容

本公开内容的各方面提供了一种半导体器件，该半导体器件包括：形成在衬底上的第一场效应晶体管(FET)，该第一FET包括第一栅极；沿基本上垂直于衬底的方向堆叠在第一FET上的第二FET，该第二FET包括第二栅极。该半导体器件还包括第一布线轨线和与第一布线轨线电隔离的第二布线轨线。第一布线轨线和第二布线轨线中的每一个设置在沿所述方向堆叠在第二FET上的布线平面上。该半导体器件还包括：第一导电迹线，其被配置成将第一FET的第一栅极导电地耦接至第一布线轨线；以及第二导电迹线，其被配置成将第二FET的第二栅极导电地耦接至第二布线轨线。

在实施方式中，第二栅极沿基本上垂直于衬底的方向堆叠在第一栅极正上方。

在示例中，第一布线轨线和第二布线轨线沿基本上垂直于衬底的方向设置在第二栅极上方。

在示例中，第一导电迹线绕过第二栅极和第二FET。

在各种实施方式中，半导体器件还包括：形成在衬底上的第三FET，该第三FET包括第三栅极；沿基本上垂直于衬底的方向堆叠在第三FET上的第四FET，该第四FET包括第四栅极。该半导体器件还包括：第三导电迹线，其被配置成将第三FET的第三栅极导电地耦接至第二布线轨线；以及第四导电迹线，其被配置成将第四FET的第四栅极导电地耦接至第一布线轨线。此外，第四栅极可以沿该方向堆叠在第三栅极上。第三导电迹线可以绕过第四栅极和第四FET。

在一些实施方式中，第二栅极堆叠在第一栅极上，并且第四栅极堆叠在第三栅极上。此外，第一轨线和第二轨线沿该方向设置在第一栅极、第二栅极、第三栅极和第四栅极上方的一个或更多个布线平面上。第一导电迹线和第二导电迹线在空间上分开，并且第一导电迹线绕过第二栅极和第二FET。另外，第二导电迹线绕过第一栅极和第一FET。第三导电迹线和第四导电迹线在空间上分开，第三导电迹线绕过第四栅极和第四FET，并且第四导电迹线绕过第三栅极和第三FET。此外，第一栅极和第四栅极分别经由第一导电迹线和第四导电迹线导电地耦接至第一轨线，并且第二栅极和第三栅极分别经由第二导电迹线和第三导电迹线导电地耦接至第二轨线。

在示例中，第一栅极和第二栅极中的至少一个可以包括具有各向异性蚀刻特性的导电材料。