[发明专利]栅极驱动电路和显示装置

说明书

本发明公开了一种栅极驱动电路和显示装置，栅极驱动电路包括：输入模块、输出模块和复位模块，输入模块分别与输入端和上拉节点相连，输出模块分别与上拉节点和输出端相连，复位模块分别与复位端和上拉节点相连，其中，复位模块包括第一晶体管和第二晶体管，第一晶体管和第二晶体管的控制极均与复位端相连，第一晶体管的第一极与上拉节点相连，第一晶体管的第二极与第二电源端相连，第二晶体管的第一极与第二电源端相连，第一晶体管的第二极与第一电源端相连；其中，第二电源端的第二电源电压大于复位端提供的关闭电压，关闭电压用于控制第一晶体管和第二晶体管关闭，由此，能够解决上拉节点的漏电问题，使得输出模块正常输出。

技术领域

本发明涉及显示技术领域，特别涉及一种栅极驱动电路和一种显示装置。

背景技术

显示面板通常由像素矩阵组成，在显示过程中通过栅极驱动电路产生像素的栅极扫描电压，逐行扫描各行像素。阵列基板行驱动电路(Gate Driver on Array，GOA)是一种将栅极驱动电路集成于薄膜晶体管(Thin Film Transistor，TFT)基板上的技术，每个GOA单元作为一个移位寄存器将扫描信号依次传递给下一个GOA单元，逐行开启TFT开关，完成像素单元的数据信号输入。

相关技术中的GOA单元，在上拉节点的预充电及自举阶段，该上拉节点的下拉晶体管的栅极和源极均连接同一低电平信号，但是，本申请发明人发现其存在的问题在于，晶体管的漏极(上拉节点)电压较高，晶体管的源漏极电压较大，漏电流较大，容易导致上拉节点电压异常，进而导致GOA单元输出异常，从而出现行间充电差异的横纹不良或者行间错充的水平黑线不良。

发明内容

本发明旨在至少在一定程度上解决上述技术中的技术问题之一。

为此，本发明的第一个目的在于提出一种栅极驱动电路，以解决上拉节点在预充电和自举阶段的漏电问题。

本发明的第二个目的在于提出一种显示装置。

为达到上述目的，本发明第一方面实施例提出了一种栅极驱动电路，包括输入模块、输出模块和复位模块，所述输入模块分别与输入端和上拉节点相连，所述输出模块分别与所述上拉节点和输出端相连，所述复位模块分别与复位端和所述上拉节点相连，其中，所述复位模块包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的控制极均与所述复位端相连，所述第一晶体管的第一极与所述上拉节点相连，所述第一晶体管的第二极与第二电源端相连，所述第二晶体管的第一极与所述第二电源端相连，所述第二晶体管的第二极与第一电源端相连；其中，所述第二电源端的第二电源电压大于所述复位端提供的关闭电压，所述关闭电压用于控制所述第一晶体管和第二晶体管关闭。

根据本发明实施例提出的栅极驱动电路，复位模块包括第一晶体管和第二晶体管，第一晶体管和第二晶体管的控制极均与复位端相连，第一晶体管的第一极与上拉节点相连，第一晶体管的第二极与第二电源端相连，第二晶体管的第一极与第二电源端相连，第二晶体管的第二极与第一电源端相连，第二电源端的第二电源电压大于复位端提供的关闭电压，关闭电压用于控制第一晶体管和第二晶体管关闭。由此，通过本发明实施例的栅极驱动电路，能够解决上拉节点在预充电和自举阶段的漏电问题，使得输出模块正常输出，进而能够避免出现行间充电差异的横纹不良或者行间错充的水平黑线不良现象。而且，该栅极驱动电路能够避免像素充电不足的风险。

另外，根据本发明上述实施例提出的栅极驱动电路还可以具有如下附加的技术特征：

根据本发明的一个实施例，所述输入模块包括第三晶体管，所述第三晶体管的第一极和控制极与所述输入端相连，所述第三晶体管的第二极与所述上拉节点相连；所述输出模块包括第四晶体管和第一电容，所述第四晶体管的第一极与时钟信号端相连，所述第四晶体管的第二极与所述输出端相连，所述第四晶体管的控制极与所述上拉节点相连，所述第一电容的一端与所述上拉节点相连，所述第一电容的另一端与所述输出端相连。