[发明专利]处理单元设置有通用算法单元的人工智能模块及系统芯片

权利要求书

1.一种包括人工智能AI模块的芯片电路，所述AI模块包括：按第一维度和第二维度排列成二维阵列的多个处理单元(PE)，各处理单元包括运算单元(ALU)，用于能够完成逻辑和/或乘加运算，所述运算单元接收根据广播的操作码并且根据操作码所确定的逻辑或乘加运算进行运算；其中，处理单元包括使能输入端，用于接收使能信号，并且根据使能信号暂停或启动处理单元的操作；二维阵列中的各处理单元共用同一个时钟信号进行运算；其中，第一维度和第二维度彼此垂直。

2.根据权利要求1所述的芯片电路，其特征在于，处理单元包括系数存储器，用于提供处理单元运算用系数数据；处理单元还包括加法器(ADD)、第一寄存器(REG1)和第二寄存器(REG2)、第一复用器(MUX1)；在第一维度上的第一输入数据端(DI)和第一数据输出端(DO)；在第二维度上的第二数据输入端(PI)和第二数据输出端(PO)；第一数据自第一数据输入端口输入，运算单元将第一数据和系数数据(W)进行乘加和/或逻辑运算；第二数据自第二数据输入端输入，加法器将第二数据和乘积相加，相加之后的和值寄存在第一寄存器(REG1)中；第一复用器从第一寄存器的输出数据和第二数据中选择一个数据经第二数据输出端输出；第一数据还寄存在第二寄存器中，并且在时钟控制下可以经第二输出端输出。

3.一种系统芯片，包括：如权利要求1-2之一所述的AI模块；

FPGA模块，与所述AI模块耦合，以便自AI模块发送数据或者接收数据。

4.如权利要求3所述的系统芯片，其特征在于，AI模块嵌入FPGA模块中以便复用FPGA模块的绕线架构，以便自AI模块发送数据或者接收数据，皆经由所述的复用的FPGA的绕线架构。

5.如权利要求3所述的系统芯片，其特征在于，FPGA模块配置为控制电路，为所述运算单元提供算法代码，算法单元执行和算法代码相应的运算。