[发明专利]运用经划分位线的CMOS图像传感器箝位方法

说明书

本申请案涉及一种运用经划分位线的CMOS图像传感器箝位方法。图像传感器包含包括多个像素的像素阵列。位线耦合到所述像素阵列的像素列。所述位线分离成耦合到所述像素列的多个部分。所述位线的所述部分彼此电隔离。读出电路耦合到所述位线的耦合到来自所述像素列的像素行的第一部分的第一部分，以从来自所述像素列的像素行的所述第一部分读取图像数据。所述读出电路进一步耦合到所述位线的耦合到来自所述像素列的像素行的第二部分的第二部分，以从来自所述像素列的像素行的所述第二部分读取图像数据。

相关申请的交叉引用

本申请要求2018年2月23日提交的第62/634,754号美国临时申请的权益，所述美国临时申请的内容以引用的方式并入本文中。

技术领域

本公开大体上涉及位线，且更特定地但非穷尽性地，涉及用于与图像传感器一起使用的位线。

背景技术

图像传感器已变得随处可见。它们广泛用于数字静态照相机、蜂窝电话、安全性相机，以及医学、汽车和其它应用。用以制造图像传感器且具体地说用以制造互补型金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)图像传感器(CMOS imagesensor，CIS)的技术已继续快速地进步。举例来说，对较高分辨率和较低功耗的需求已促进了这些图像传感器的进一步小型化和集成。

包含于图像传感器中的像素包含响应于入射于图像传感器上的光而产生图像电荷的光电二极管。图像电荷通过传送晶体管从光电二极管传送到浮动扩散以便撷取图像数据。浮动扩散中的图像数据经放大且经由位线读出以便从图像传感器读出图像数据。用于从图像传感器中读出图像的帧率受到位线稳定时间限制。

发明内容

根据本发明的实施例，一种图像传感器包括：像素阵列，所述像素阵列包含多个像素，其中每一像素经耦合以响应于入射光而生成图像数据；位线，其耦合到所述像素阵列的像素列，其中，所述位线分离成耦合到所述像素列的多个部分，其中，所述位线的所述部分彼此电隔离；以及读出电路，其耦合到与来自所述像素列的像素行的第一部分耦合的所述位线的第一部分以从来自所述像素列的像素行的所述第一部分读取图像数据，其中，所述读出电路进一步耦合到与来自所述像素列的像素行的第二部分耦合的所述位线的第二部分以从来自所述像素列的像素行的所述第二部分读取图像数据。

根据本发明的另一实施例，一种成像系统包括：像素阵列，其包含多个像素以响应于入射光生成图像数据且经组织成多个行和多个列；控制电路，其耦合到所述像素阵列以控件所述像素阵列的操作；多个位线，其耦合到所述像素阵列，其中，每一位线耦合到所述像素阵列的对应像素列，其中，每一位线分离成多个部分，其中，每一位线的所述部分彼此电隔离，其中，所述多个位线包含耦合到所述像素阵列的第一像素列的第一位线；以及耦合到所述第一位线的第一部分的第一读出电路，其中，所述第一位线的所述第一部分耦合到来自所述第一像素列的像素行的第一部分，其中，所述第一读出电路进一步耦合到所述第一位线的第二部分，其中，所述第一位线的所述第二部分耦合到来自所述第一像素列的像素行的第二部分。

附图说明

参见以下图式描述本发明的非限制性和非穷尽性的实施例，其中除非另外规定，否则贯穿各视图中相同的参考标号指代相同的部分。

图1说明根据本公开的实施例的成像系统的一个实例。

图2A和2B是根据本公开的实施例的像素的实例示意图。

图3展示根据本公开的实施例的运用像素晶片和ASIC晶片实施的堆叠式传感器的实例。

图4展示根据本公开的实施例的像素、位线、混合接合件(hybrid bonds)与读出电路之间的连接的实例。

图5展示根据本公开的实施例的耦合到已启用位线和/或选定像素的浮动扩散的已停用位线的实例。