[发明专利]具有经划分位线的CMOS图像传感器

权利要求书

1.一种图像传感器，其包括：

像素阵列，其包含多个像素，其中每一像素经耦合以响应于入射光生成图像数据；

位线，其耦合到所述像素阵列的像素列，其中所述位线分成多个部分，其中所述位线的所述多个部分中的每一者耦合到所述像素阵列的像素行的对应部分，其中所述位线的所述部分彼此电隔离，及

读出电路，其包含：

第一开关电路，其耦合到所述位线；

位线电流源，其耦合到所述第一开关电路，其中所述第一开关电路经配置以将所述位线电流源耦合到所述位线，使得所述位线电流源提供DC电流，所述DC电流经耦合以在耦合到所述位线的像素的读出操作期间流过所述位线并流过所述第一开关电路；

第二开关电路，其耦合到所述位线；及

模/数转换器ADC，其耦合到所述第二开关电路，其中所述第二开关电路经配置以在耦合到所述位线的所述像素的所述读出操作期间将所述ADC耦合到所述位线，其中由所述位线电流源提供的所述DC电流的基本上无一者在耦合到所述位线的所述像素的所述读出操作期间流过所述第二开关电路。

2.根据权利要求1所述的图像传感器，其中所述位线的所述部分包含第一部分及第二部分，其中耦合到所述位线的所述像素为耦合到所述位线的所述第一部分的第一像素，其中所述第一开关电路经进一步配置以将所述位线电流源与所述位线的所述第二部分解耦，且其中所述第二开关电路经进一步配置以在耦合到所述像素线的所述像素的所述读出操作期间将所述位线的所述第二部分与所述ADC解耦。

3.根据权利要求2所述的图像传感器，其中所述位线为多个位线的第一位线，其中所述像素列为所述像素阵列的多个列的第一像素列，且其中所述读出电路为多个读出电路的第一读出电路，其中所述图像传感器进一步包括：

所述多个位线的第二位线，其中所述第二位线耦合到所述像素阵列的第二像素列，其中所述第二位线分成多个部分，其中所述第二位线的所述多个部分中的每一者耦合到所述像素阵列的像素行的对应部分，其中所述第二位线的所述部分彼此电隔离；及

第二读出电路，其包含：

所述第二读出电路的第一开关电路，其耦合到所述第二位线；

所述第二读出电路的位线电流源，其耦合到所述第二读出电路的所述第一开关电路，其中所述第二读出电路的所述第一开关电路经配置以将所述第二读出电路的所述位线电流源耦合到所述第二位线，使得所述第二读出电路的所述位线电流源提供第二DC电流，所述第二DC电流经耦合以在耦合到所述第二位线的第二像素的读出操作期间流过所述第二位线且流过所述第二读出电路的所述第一开关电路；

所述第二读出电路的第二开关电路，其耦合到所述第二位线；及

所述第二读出电路的模/数转换器ADC，其耦合到所述第二读出电路的所述第二开关电路，其中所述第二读出电路的所述第二开关电路经配置以在耦合到所述第二位线的所述第二像素的所述读出操作期间将所述第二读出电路的所述ADC耦合到所述第二位线，其中由所述第二读出电路的所述位线电流源提供的所述第二DC电流的基本上无一者在耦合到所述第二位线的所述第二像素的所述读出操作期间流过所述第二读出电路的所述第二开关电路。

4.根据权利要求3所述的图像传感器，其中所述第二位线的所述部分包含第一部分及第二部分，其中耦合到所述第二位线的所述第二像素为耦合到所述第二位线的所述第一部分的第二像素，其中所述第二读出电路的所述第一开关电路经进一步配置以将所述第二读出电路的所述位线电流源与所述第二位线的所述第二部分解耦，且其中所述第二读出电路的所述第二开关电路经进一步配置以在所述第二位线的所述第二像素的所述读出操作期间将所述第二位线的所述第二部分从所述第二读出电路的所述ADC解耦。

5.根据权利要求4所述的图像传感器，其中来自耦合到所述第一像素的所述第一像素列的像素行的所述第一部分与来自耦合到所述第二像素的所述第二像素列的像素行的所述第一部分不同，且其中来自所述第一像素列的像素行的所述第二部分不同于来自所述第二像素列的像素行的所述第二部分。

6.根据权利要求1所述的图像传感器，其中所述像素阵列及所述位线安置在第一晶片中，且其中所述读出电路安置在第二晶片中。