[发明专利]半导体结构及其制造方法

说明书

本申请涉及一种半导体结构及其制造方法。该半导体结构包括一第一第二半导体层与一第二半导体层、以及一第一连结导体、一第二连结导体与一第三连结导体。该第二半导体层设于该第一半导体层之上。该第一连结导体设于该第一半导体层之上。该第二连结导体设于该第二半导体层之上。该第三连结导体包括由该第一连结导体与该第二连结导体形成的一硅化物材料。

本申请主张享有于2018年12月6日申请的美国临时申请案第62/776,174号及于2019年1月17日申请的美国正式申请案第16/250,676号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中

技术领域

本发明涉及一种半导体结构及其制造方法，特别涉及一种具有堆叠结构的半导体结构及其制造方法。

背景技术

在许多现代设备中，半导体装置为必备的装置。随着科技的进步，半导体装置逐渐微小化，同时各类电子元件(例如晶体管、二极管、电阻、电容等)的集成密度也逐渐改善。鉴于半导体装置的尺寸逐渐微小化，堆叠的半导体结构被广泛应用于例如封装堆叠(POP)结构、系统级封装(SiP)结构等。

传统半导体结构可包括一第一半导体层与一第二半导体层，第一半导体层与第二半导体层透过两金属导体结合在一起。然而，传统半导体结构的配置也会导致一些问题。例如金属接触电阻具有缺陷、而造成能源耗损增加。

以上关于“现有技术”的说明仅为了提供背景技术，并未承认上述“现有技术”揭示了本发明的目的，且其不构成本发明的现有技术，并且以上关于“现有技术”的任何说明均不应作为本申请的任一部分。

发明内容

本发明提供一种半导体结构的制造方法。该制造方法包括：形成一第一连结导体于一第一半导体层的一第一上表面之上，其中该第一连结导体耦接形成于该第一半导体层中的一第一电子线路结构；形成一第二连结导体于一第二半导体层的一第二上表面上，其中该第二连结导体耦接形成于该第二半导体层中的一第二电子线路结构；以及结合该第一连结导体与该第二连结导体，其中一第三连结导体形成于该第一连结导体与该第二连结导体之间，且该第三连结导体接触该第一连结导体与该第二连结导体。

在一些实施例中，该制造方法包括：形成一第一半导体穿孔于该第一半导体层中，其中该第一半导体穿孔耦接该第一连结导体。

在一些实施例中，该制造方法包括：形成一第二半导体穿孔于该第二半导体层中，其中该第二半导体穿孔耦接该第二连结导体。

在一些实施例中，去除该第一半导体层的一部分，从该第一半导体层的一第一下表面，显露该第一半导体穿孔。

在一些实施例中，该第一电子线路结构包括一第一电子元件以及耦接该第一电子元件的一第一内连接线路，且该第二电子线路结构包括一第二电子元件以及耦接该第二电子元件的一第二内连接线路。

在一些实施例中，该第一电子元件为形成于该第一半导体层的一第一基材上的一第一晶体管，且该第二电子元件包括形成于该第二半导体层的一第二基材上的一第二晶体管。

在一些实施例中，该制造方法包括：形成一第一半导体穿孔，接触该第一内连接线路，其中该第一半导体穿孔由该第一内连接线路朝向该第一半导体层的一第一下表面延伸。

在一些实施例中，该制造方法包括：形成一第一导电接垫以及该第一内连接线路的一第一导电插塞，其中该第一半导体穿孔由该第一导电接垫朝该第一下表面延伸，且该第一导电插塞接触该第一电子元件与该第一导电接垫。

在一些实施例中，该第一连结导体不同于该第二连结导体，该第三连结导体包括由该第一连结导体与该第二连结导体形成的一硅化物材料，该第一连结导体与该第二连结导体的其中一者包括一硅材料、另一者包括一金属材料，且该第三连结导体通过一热处理工艺或一电处理工艺来形成。