[发明专利]双轨预充电逻辑单元及其预充电方法

说明书

本发明公开了一种双轨预充电逻辑单元及其预充电方法，该双轨预充电逻辑单元对现有的双轨预充电逻辑单元中的单轨LBDL逻辑与门以及单轨LBDL逻辑非门分别进行了改进，改进后的该双轨预充电逻辑单元共包括N1～N12，P1～P12，I1～I2共28个晶体管，相比于现有的双轨预充电逻辑单元本发明采用了更少的晶体管、占用更少的版图面积，同时保证了逻辑单元的抗DPA攻击能力。

技术领域

本发明是关于安全芯片的抗功耗攻击领域，特别是关于一种双轨预充电逻辑单元及其预充电方法。

背景技术

当今社会信息交换已经成为日常生活中不可或缺的一部分，人们在享受IT技术发展带来的各种便利的同时，信息的安全性也受到了越来越多的关注。利用以专用集成电路(ASIC)为代表的密码芯片来实现密码算法的方式具有成本低廉、封闭性好、破解难度高、加密速度快等软件实现方式无法比拟的优势，已经成为密码算法的重要载体。尽管密码设备的嵌入性使得攻击者无法直接获取密码芯片中的密钥信息，然而随着集成电路分析技术的高速发展，攻击者对于硬件加密电路也发展出了独特的攻击方式。

侧信道攻击(Side-Channel Attack，SCA)旨在通过检测密码设备在运行时泄露的物理信息(功耗信息，电磁信息)来获取加密设备中处理的信息。SCA可以是非侵入性的，通常只需要很少的设备，因此它们易于实施。差分功耗分析(Differential Power Analysis，DPA)，是侧信道攻击中一种最为简单高效的攻击方法，极大的威胁了密码芯片的安全性。

为了应对DPA攻击，功耗防御措施应运而生。抵抗DPA攻击的基本思想是消除密码芯片工作时电流与内部数据之间的相关性。常规侧信道防护方法包括盲化泄露防护、消除泄露防护、弱化泄露防护等；在电路级防护通常通过设计新型逻辑单元来实现，其主要设计思想为双轨预充电逻辑，利用双轨预充电逻辑实现的单元主要包括敏感放大器逻辑(SenseAmplifier Based Logic，SABL)，行波动态差分逻辑(Wave Dynamic Differential Logic，WDDL)和基于查找表的差分逻辑(LUT Based Differential Logic，LBDL)等。

其中，WDDL逻辑采用使用标准单元中的与门和或门构建双轨预充电逻辑单元。这样虽然简化了设计流程。但该技术方案存在明显缺点：由于与门与或门本身的结构不对称，因此分别使用与门与或门作为双轨输出的两端会使得单元在运算不同数据时功耗仍有一定的差异性。

LBDL采用了与WDDL逻辑相似的工作原理，有着与WDDL相同的优点：其一是采用双轨预充电逻辑，可以实现逐级充电，避免了过高的峰值电流；其二是采用半定制的实现方法，适用于现有的设计流程。除此之外，LBDL相较于WDDL具有更好的NED(功耗标准差)指标，具有更高的抗DPA攻击能力。

虽然LBDL具有防护性能上的优势，具有更好的功耗均衡效果，但也因此牺牲了一定的面积。对于一个双轨逻辑AND-NAND门，使用WDDL实现需要12个晶体管，而对于严格平衡内部节点的双轨LBDL逻辑，所需要的晶体管数目共40个，单元面积增大了三倍，图1为现有技术的一种单轨LBDL逻辑与门电路结构，图2为现有技术的一种单轨LBDL逻辑与非门电路结构，图1和图2组成的双轨逻辑AND-NAND门中共包括了N1～N12的12个NMOS晶体管以及P1～P24的24个PMOS晶体管以及I1～I2的2个反相器(每个反

相器具有2个晶体管)，其中的输入信号为A，B，输出信号为Y、

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种双轨预充电逻辑单元及其预充电方法，其与现有的基于LBDL的双轨预充电逻辑单元相比，其能够使用更少的晶体管，占用更少的版图面积。