[发明专利]查找表电路、数据查找方法、集成电路芯片和存储介质

权利要求书

1.一种查找表电路，其特征在于，包括：阵列选择模块、第一MUX组、第一延时模块和数据输出模块；

所述阵列选择模块与所述第一延时模块连接，所述第一延时模块与所述第一MUX组连接，所述第一MUX组与所述数据输出模块连接；所述第一MUX组包括至少两个MUX阵列；

所述阵列选择模块，用于确定与第一选择信号对应的目标MUX阵列；发送第一调节信号至与所述目标MUX阵列连接的所述第一延时模块，所述第一选择信号的翻转率小于所述第一调节信号的翻转率；

所述第一延时模块，用于将所述第一调节信号延迟第一时间发送至所述目标MUX阵列；

所述目标MUX阵列，用于根据所述第一调节信号，调整所述第一MUX组输出的待选数据；

所述阵列选择模块包括第一阵列选择器，所述第一延时模块包括第一延时器；所述第一阵列选择器与所述第一延时器连接，所述第一延时器与所述目标MUX阵列连接；

所述第一阵列选择器，用于将通过第一输入端获取的所述第一调节信号发送至所述第一延时器的第二输入端；

所述第一延时器，用于将所述第一调节信号延迟所述第一时间发送至所述目标MUX阵列的第二信号端和所述第一阵列选择器的第三输入端；

所述数据输出模块，用于根据所述第一选择信号和所述待选数据，输出目标数据。

2.根据权利要求1所述的电路，其特征在于，所述数据输出模块包括第二延时模块和第二MUX组；

所述第二延时模块，用于将所述第一选择信号延迟第二时间发送至所述第二MUX组；

所述第二MUX组，用于根据所述第一选择信号和所述待选数据，输出所述目标数据。

3.根据权利要求2所述的电路，其特征在于，所述第二延时模块包括第二延时器；

所述第二延时器，用于将通过第四输入端获取的所述第一选择信号延迟所述第二时间发送至所述第二MUX组的信号选择端。

4.根据权利要求1所述的电路，其特征在于，所述第一延时器为D触发器。

5.根据权利要求3所述的电路，其特征在于，所述第二延时器为D触发器。

6.一种数据查找方法，应用于查找表电路，其特征在于，所述查找表电路包括：阵列选择模块、第一MUX组、第一延时模块和数据输出模块，所述阵列选择模块与所述第一延时模块连接，所述阵列选择模块包括第一阵列选择器，所述第一延时模块包括第一延时器，所述第一阵列选择器与所述第一延时器连接，所述第一延时模块与所述第一MUX组连接，所述第一MUX组与所述数据输出模块连接，所述第一MUX组包括至少两个MUX阵列；所述方法包括：

获取第一选择信号和第一调节信号，所述第一选择信号的翻转率小于所述第一调节信号的翻转率；

判断所述第一选择信号与所述MUX阵列是否匹配；

若匹配，则确定所述MUX阵列为目标MUX阵列，并将通过所述第一阵列选择器的第一输入端获取的所述第一调节信号发送至与所述目标MUX阵列连接的所述第一延时器的第二输入端；

将所述第一调节信号延迟第一时间发送至所述目标MUX阵列的第二信号端和所述第一阵列选择器的第三输入端；

根据所述第一调节信号，调整所述第一MUX组输出的待选数据；

根据所述第一选择信号和所述待选数据，调整所述数据输出模块输出的目标数据。

7.根据权利要求6所述的方法，其特征在于，所述方法还包括：

若不匹配，则返回执行所述获取第一选择信号和第一调节信号的步骤。

8.根据权利要求6或7所述的方法，其特征在于，所述数据输出模块包括第二延时模块和第二MUX组，所述根据所述第一选择信号和所述待选数据，调整所述数据输出模块输出的目标数据的步骤，包括：

通过所述第二延时模块将所述第一选择信号延迟第二时间为第二调节信号，并将所述第二调节信号发送至所述第二MUX组；

根据所述第二调节信号和所述待选数据，调整所述第二MUX组输出的所述目标数据。