[发明专利]一种高精度动态比较器

权利要求书

1.一种高精度动态比较器，包括锁存电路，其特征在于，所述比较器还包括相互连接的时序逻辑电路和至少两级动态预放大电路；

所述至少两级动态预放大电路中的第一级动态预放大电路接收待比较电压，根据所述时序逻辑电路发送的第一时钟信号对所述待比较电压进行放大；所述至少两级动态预放大电路中的下一级动态预放大电路根据所述时序逻辑电路发送的时钟信号对输入信号进行放大，所述输入信号为上一级动态预放大电路预处理后的所述待比较电压；

所述锁存电路接收所述至少两级动态预放大电路中的最后一级动态预放大电路处理后的输出信号，并根据所述时序逻辑电路发送的锁存时钟信号对所述输出信号进行处理后输出比较结果；

所述时序逻辑电路发送第一时钟信号和第一前置时钟至第一级动态预放大电路，第一时钟信号比第一前置时钟延迟第一时间进行翻转；所述时序逻辑电路还发送第二时钟信号和第二前置时钟至第二级动态预放大电路，所述第二前置时钟比所述第一时钟信号延迟第二时间进行翻转；所述第二时钟信号比所述第二前置时钟延迟第三时间进行翻转；所述锁存时钟信号比所述第二时钟信号延迟第四时间进行翻转。

2.根据权利要求1所述的高精度动态比较器，其特征在于，所述第一级动态预放大电路包括接收所述待比较电压的第一PMOS管和第二PMOS管，还包括连接于电源电压的第三PMOS管，所述第三PMOS管通过第一电阻连接于所述第一PMOS管和所述第二PMOS管；所述第一PMOS管通过第一电容接地，所述第二PMOS管通过第二电容接地；

所述第一PMOS管还连接有第一NMOS管和第二NMOS管，所述第一NMOS管和所述第二NMOS管分别接地；所述第一电容和第二电容连接有第三NMOS管；所述第二PMOS管连接有第四NMOS管，所述第四NMOS管接地；

所述第一级动态预放大电路中的所述第三NMOS管的栅极接收所述时序逻辑电路发送的第一前置时钟，所述第一时钟信号比所述第一前置时钟延迟第一时间进行翻转，以使第三NMOS管在所述第一PMOS管和所述第二PMOS管接通之前断开。

3.根据权利要求2所述的高精度动态比较器，其特征在于，所述第一PMOS管的源极通过第一电阻连接于所述第三PMOS管的漏极，其漏极通过第一电容接地，其栅极连接于所述待比较电压中的第一电压；所述第二PMOS管的源极通过第一电阻连接于所述第三PMOS管的漏极，其漏极通过第二电容接地，其栅极连接于所述待比较电压中的第二电压；所述第三PMOS管的源极连接于电源，栅极接收所述第一时钟信号；

所述第一NMOS管的漏极连接于第一PMOS管的源极，栅极接收所述第一时钟信号，源极接地；所述第二NMOS管的漏极连接于所述第一PMOS管的漏极，栅极接收所述第一时钟信号，源极接地；所述第三NMOS管的源极连接于所述第一PMOS管的漏极和所述第一电容，漏极连接于所述第二PMOS管的漏极和第二电容；所述第四NMOS管的漏极连接于所述第二PMOS管的漏极，栅极接收所述第一时钟信号，源极接地。

4.根据权利要求3所述的高精度动态比较器，其特征在于，所述至少两级动态预放大电路中每一级电路的结构均与所述第一级动态预放大电路的结构相同。

5.根据权利要求3所述的高精度动态比较器，其特征在于，所述至少两级动态预放大电路还包括第二级动态预放大电路，所述第二级动态预放大电路的结构与所述第一级动态预放大电路的结构相同；

所述第二级动态预放大电路接收第二时钟信号，以对所述第一级动态预放大电路处理后的待比较电压进行预放大处理。