[发明专利]一种高精度动态比较器

说明书

本发明公开了一种高精度动态比较器，涉及集成电路技术领域。该高精度动态比较器包括锁存电路、相互连接的时序逻辑电路和至少两级动态预放大电路；至少两级动态预放大电路中的第一级动态预放大电路接收待比较电压，根据时序逻辑电路发送的第一时钟信号对待比较电压进行放大；至少两级动态预放大电路中的下一级动态预放大电路根据时序逻辑电路发送的时钟信号对输入信号进行放大，该输入信号为上一级动态预放大电路预处理后的待比较电压；锁存电路接收最后一级动态预放大电路处理后的输出信号，并根据时序逻辑电路发送的锁存时钟信号对输出信号进行处理后输出比较结果。本发明采用多级动态预放大和锁存的级联结构，实现了高比较精度和无静态功耗。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种高精度动态比较器。

背景技术

在便携式和物联网应用场景中，低功耗高精度SAR ADC（Successiveapproximation register Analog-to-Digital Converter，逐次逼近模数转换器）已成为研究的热门方向，作为SAR ADC核心电路的比较器，对其功耗和精度也提出了更高的要求。

在现有技术中，动态比较器的速度快、且无静态功耗，但是分辨率较低，一般用于中低分辨率的SAR ADC；静态比较器的精度通常比较高，但是电路中存在静态功耗，一般在高分辨率SAR ADC中采用。

如图1所示，现有技术中的动态比较器一般采用一级动态预放大电路pre_dcomp和锁存器latch的结构，但是由于噪声和增益的限制，一般只用于12bit以下分辨率的SARADC，难以实现更高精度。如图2所示，现有技术中的静态比较器一般由两级静态预放大电路pre_amp1、pre_amp2和锁存器latch构成，静态比较器易于实现更高分辨率，但是比较器存在静态功耗，不适于低功耗应用。

发明内容

本发明的主要目的在于提供一种高精度动态比较器，旨在实现高精度和低功耗的比较器。

为实现上述目的，本发明提供一种高精度动态比较器，包括锁存电路，所述比较器还包括相互连接的时序逻辑电路和至少两级动态预放大电路；

所述至少两级动态预放大电路中的第一级动态预放大电路接收待比较电压，根据所述时序逻辑电路发送的第一时钟信号对所述待比较电压进行放大；所述至少两级动态预放大电路中的下一级动态预放大电路根据所述时序逻辑电路发送的时钟信号对输入信号进行放大，所述输入信号为上一级动态预放大电路预处理后的所述待比较电压；

所述锁存电路接收所述至少两级动态预放大电路中的最后一级动态预放大电路处理后的输出信号，并根据所述时序逻辑电路发送的锁存时钟信号对所述输出信号进行处理后输出比较结果。

优选地，所述第一级动态预放大电路包括接收所述待比较电压的第一PMOS管和第二PMOS管，还包括连接于电源电压的第三PMOS管，所述第三PMOS管通过第一电阻连接于所述第一PMOS管和所述第二PMOS管；所述第一PMOS管通过第一电容接地，所述第二PMOS管通过第二电容接地；

所述第一PMOS管还连接有第一NMOS管和第二NMOS管，所述第一NMOS管和所述第二NMOS管分别接地；所述第一电容和第二电容连接有第三NMOS管；所述第二PMOS管连接有第四NMOS管，所述第四NMOS管接地。

优选地，所述第一PMOS管的源极通过第一电阻连接于所述第三PMOS管的漏极，其漏极通过第一电容接地，其栅极连接于所述待比较电压中的第一电压；所述第二PMOS管的源极通过第一电阻连接于所述第三PMOS管的漏极，其漏极通过第二电容接地，其栅极连接于所述待比较电压中的第二电压；所述第三PMOS管的源极连接于电源，栅极接收所述第一时钟信号；