[发明专利]一种通过规避tFAW提高存储总线利用率的控制方法

说明书

本发明提供了一种通过规避tFAW提高存储总线利用率的控制方法，该控制方法通过对DDR存储器的命令序列进行检测，并根据tFAW窗口时序对该命令序列重新排序，使得两两同bank同行的命令间隔能够消除tFAW窗口时间的影响。才用本发明方法能有效减少空等tFAW窗口的情况，提高总线利用率。

技术领域

本发明涉及一种提高存储总线利用率的方法，具体通过规避tFAW以进行存储总线利用率的提升。

背景技术

在DDR存储器中，连续激活4个bank之后，在激活第5个bank的时候，就需要从激活第一个bank之后等待至少tFAW的时间，tFAW参数描述的就是4个bank的激活窗口时间。

一般的DDR控制器中，都会有一定量的Buffer深度去存储前级模块发送过来的读写命令，这种一定量通常会选取2的整数次幂，但同时需要考虑到芯片的功耗和面积，一般的Buffer深度会选取8-16。

通常情况下的控制器命令序列只会被动的接收前级模块发送过来的读写bank的命令，那么这种随机性特别强的序列，就会频繁地触发tFAW的窗口时间。一般来说，正常的两个bank间的激活只需要满足到tRRD_S/L即可，这个参数值是比较小的(ddr4-3200中为4-8nCK)。

在没有正常调整次序的情况下，就会出现频繁触发tFAW窗口的情况发生，但这样就会在等待了多次的tRRD_S/L之后，还需要满足到tFAW窗口才可以再次激活第5个bank。

这样就会造成总线上的有效命令数很低，一直在空等tFAW窗口的情况。也就造成了总线利用率低下，DDR存储带宽浪费的现象。

发明内容

本发明的目的是为了解决现有技术中存在的缺陷，提供一种能够有效减少空等tFAW窗口情况的控制方法。

为了达到上述目的，本发明提供了一种通过规避tFAW提高存储总线利用率的控制方法，该控制方法通过对DDR存储器的命令序列进行检测，并根据tFAW窗口时序对该命令序列重新排序，使得两两同bank同行的命令间隔能够消除tFAW窗口时间的影响。具体的，该控制方法通过对DDR存储器的命令序列进行调整，使调整后的命令序列中两个同bnk同行的命令中间间隔3个其他bank的命令。

具体的，本发明控制方法包括以下步骤：

(1)检测并记录现有命令序列buffer中的具体命令信息；

(2)根据命令信息，对检测到的同bank同行情况的命令序列进行调序：对于命令序列中的第n个命令，按照命令序列顺次检测，将检测到的同bank同行命令调整至第n+4个命令位置处；

(3)DDR的命令总线服务到步骤(2)中的第n个命令后，继续服务后续的3个命令；到调序后的第n+4个命令，由于该命令的地址已被激活，继续服务该命令；从第n个命令起，已经经过了tFAW时间，继续服务第n+5个命令时。

进一步的，上述控制方法包括以下步骤：

(1)检测并记录现有命令序列buffer中的具体命令信息；

(2)将与位于命令序列的队首命令同bank同行命令调整至第5个命令位置处，其余命令位置依次后延；

(3)按照现有命令序列顺序继续检测，根据命令信息，对检测到的同bank同行情况的命令序列进行调序：

对于命令序列中的第n个命令，按照命令序列顺次进行后续命令检测，将检测到的同bank同行命令调整至第n+4个命令位置处；

(4)根据调整后的命令序列进行DDR命令总线服务。