[发明专利]一种应用于锁相环系统的锁相加速电路及锁相环系统

说明书

本发明公开一种应用于锁相环系统的锁相加速电路及锁相环系统，该锁相环系统包括鉴频鉴相器、电荷泵、锁相加速电路、低通滤波器、压控振荡器和分频器，并依次连接形成的一个反馈环路，锁相加速电路包括偏移电压产生模块和电流注入控制模块；偏移电压产生模块的信号输出端产生一个大于其输入端电压的偏移电压，用于在锁相环系统在接近稳定或已经稳定状态下，切断锁相加速电路工作；电流注入控制模块，通过比较低通滤波器的信号输入端的电压值和偏移电压产生模块的信号输出端的电压值，来确定锁相加速电路的工作状态，从而达到锁相加速的目的。

技术领域

本发明属于锁相环的技术领域，尤其涉及一种应用于锁相环系统的锁相加速电路及锁相环系统。

背景技术

锁相环（PLL）是一种十分重要的功能系统，如在一个芯片系统中提供一种或多种频率要求的时钟、在接收机中产生本振信号、在通信系统中保持同步等。对于这些系统锁相环的快速锁定一直是追求目标，但是受到稳定性、动态响应、精度和噪声等因素相互制约，锁相速度难以进一步提高。

在锁相环中，鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和分频器形成一个反馈环路，压控振荡器的高频输出信号经分频后，反馈时钟信号Ffb与晶体振荡器产生的参考时钟信号Fref输入鉴频鉴相器，鉴频鉴相器比较两输入信号的相位差，产生输出电压，输出电压控制电荷泵产生充电或放电电流Icp，此电流对低通滤波器进行充电或放电，导致低通滤波器输出的控制电压Vc增大或减小，Vc作为压控振荡器的输入，调整压控振荡器的输出信号频率，经过分频器分频输出反馈时钟信号Ffb，再将反馈时钟信号Ffb传送给鉴频鉴相器，环路的负反馈特性使参考时钟信号Fref 和反馈时钟信号Ffb相位一致时，或者相差一个固定的值，将锁相环锁定。因此通过锁相环电路，可产生频率和相位被锁定到固定频率和相位的输出信号Fout。通过鉴频鉴相器对参考时钟Fref和反馈时钟信号Ffb进行比较，调节压控振荡器的控制电压以改变输出频率，直到锁相稳定为止，一般的这一过程需要较长的时间。

现有加速锁定方案包括改变电荷泵内部的电流，但此方案涉及的电路结构比较复杂，不仅容易给锁相环系统带来噪声，而且改变锁相环环路参数，从而难以广泛应用于各种锁相环系统；另外还有一种锁相加速方案是通过预先配置电压来进行控制锁相环快速锁相，但是此方案需要额外复杂的控制电路，虽然在变频锁相环系统中具有较好效果，但是控制电路需求面积大，需要数模混合设计，以及优秀的算法支持，也难以广为适用。

发明内容

为了克服上述技术缺陷，本发明公开的一种应用于锁相环系统的锁相加速电路，在传统锁相环基础上增加锁相加速电路，利用锁相加速电路中的电流注入控制模块控制低通滤波器提供给压控振荡器的控制电压的变化速度，从而加快锁相稳定的速度，同时利用锁相加速电路中的偏移电压产生模块，在锁相环接近稳定或者已经稳定阶段下控制锁相加速电路处于关断状态，避免因锁相加速电路注入电流所带来的波动，使得本提案的锁相加速电路能够在不改变锁相环的环路参数的前提下，通用于不同的锁相环系统中。