[发明专利]一种逐次比较型AD转换器

权利要求书

1.一种逐次比较型AD转换器，包括模拟比较器、D/A转换器、逐次比较寄存器和移位(左移)寄存器，其特征在于：所述模拟比较器多组并联构成模拟比较器组，所述D/A转换器的输出端分别连接导线到各个模拟比较器的输入端，所述逐次比较寄存器的输出端与D/A转换器的输入端相连，所述移位(左移)寄存器的输出端与逐次比较寄存器的输入端相连，且移位(左移)寄存器的输入端连接到启动脉冲电路。

2.根据权利要求1所述的一种逐次比较型AD转换器，其特征在于：所述该逐次比较型AD转换器的转换过程如下：

①开始时逐次比较寄存器先清零；

②转换时，先将最高位置1，送D/A转换器转换，转换结果(V_REF/2)与输入的模拟量比较，如果转换的模拟量比输入的模拟量小，则1保留，如果转换的模拟量比输入的模拟量大，则A/D结果的最高位确定为0；

③然后从第二位依次重复上述过程直至最低位，最后逐次比较寄存器中的内容就是输入模拟量对应的数字量。

3.根据权利要求2所述的一种逐次比较型AD转换器，其特征在于：一个M位的逐次逼近型A/D转换器转换只需要比较M次，转换时间只取决于位数和时钟周期。

4.根据权利要求1所述的一种逐次比较型AD转换器，其特征在于：当有8位A/D转换时，8位分辨率需要9位移位(左移)寄存器，且该9位移位(左移)寄存器可进行异步并行装载预置和串入/串出操作。

5.根据权利要求4所述的一种逐次比较型AD转换器，其特征在于：所述移位(左移)寄存器中，当为低电平时，致使B[8:0]异步装载000000001；当为高电平时，当移位(左移)寄存器的CLK引脚上升沿为移位时钟，数据向高位移动，其中DI为高位串行输入。

6.根据权利要求5所述的一种逐次比较型AD转换器，其特征在于：所述逐次比较寄存器由DF7到DF0共8个D边沿触发器组成，数字量从D₇-D₀输出。

7.根据权利要求6所述的一种逐次比较型AD转换器，其特征在于：在启动脉冲的低电平使DF0-DF7异步置1，B₈为0，或门G开启，移位寄存器的移位时钟使能，逐次比较型A/D转换器进入到转换时间。

8.根据权利要求7所述的一种逐次比较型AD转换器，其特征在于：启动脉冲的低电平使DF7-DF0都被异步置1，B[8:0]被置初值000000001B，或门G处于开门状态，D/A转换器的D₇输入1，D₆-D₀输入都为0。

此时，D/A转换器将输入数字量10000000B转换为V_REF/2输出V₀，并与输入V_i比较，若V_i>V₀，则比较器输出V_c为1，表示V_i>V_REF/2；否则为0，表示V_i<V_REF/2。

比较输出结果与DF7-DF0的8个输入端D₇-D₀相连。

9.根据权利要求8所述的一种逐次比较型AD转换器，其特征在于：第一个CP脉冲到来后，B₁被移入1，B₁的正跳变作用到DF7的时钟端，使第一次的比较结果保存到Q₇，且D/A转换器的D₇＝Q₇。

B₁变为1促使Q₆变1，即D/A转换器的D₆输入变为1，从而建立了新的D/A转换器的数据，输入电压再与此时刻的D/A转换器输出电压进行比较，比较结果在第二个时钟脉冲作用下保存于Q₆中……如此进行，直到B₈由0变为1，LSB位的比较结果锁存入Q₀，EOC变高，或门G被封锁，转换完成。

此时，输入到D/A转换器的D₇-D₀即为转换结果。