[发明专利]一种逐次比较型AD转换器

说明书

本发明公开了一种逐次比较型AD转换器，涉及A/D转换器技术领域，具体为模拟比较器、D/A转换器、逐次比较寄存器和移位(左移)寄存器，所述模拟比较器多组并联构成模拟比较器组，所述D/A转换器的输出端分别连接导线到各个模拟比较器的输入端，所述逐次比较寄存器的输出端与D/A转换器的输入端相连，所述移位(左移)寄存器的输出端与逐次比较寄存器的输入端相连，且移位(左移)寄存器的输入端连接到启动脉冲电路。该逐次比较型AD转换器，用一个寄存器从高位到低位依次开始逐位试探比较，转换速度快，在实际中可被广泛使用，且逐次比较型A/D转换器完成一次转换所需时间与其位数和时钟脉冲频率有关，位数愈少，时钟频率越高，转换所需时间越短。

技术领域

本发明涉及A/D转换器技术领域，具体为一种逐次比较型AD转换器。

背景技术

模数转换器即A/D转换器，或简称ADC，通常是指一个将模拟信号转变为数字信号的电子元件，通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号，由于数字信号本身不具有实际意义，仅仅表示一个相对大小，故任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。

逐次逼近型A/D转换器是目前应用较广的模/数转换器，其基本原理为将来自传感器的模拟输入信号UIN与推测信号Ui相比较，根据Ui大于还是小于UIN来决定增大还是减小该推测信号Ui，以便向模拟输入信号UIN逼近。

而现有的逐次比较型A/D转换器不适合对多个与时间无关的信号进行A/D转换，无法随时开始，使用不够经济，且转换不够快速，转换过程不够稳定，性能不佳，为此，我们推出一种逐次比较型AD转换器。

发明内容

针对现有技术的不足，本发明提供了一种逐次比较型AD转换器，解决了上述背景技术中提出的问题。

为实现以上目的，本发明通过以下技术方案予以实现：一种逐次比较型AD转换器，包括模拟比较器、D/A转换器、逐次比较寄存器和移位(左移)寄存器，所述模拟比较器多组并联构成模拟比较器组，所述D/A转换器的输出端分别连接导线到各个模拟比较器的输入端，所述逐次比较寄存器的输出端与D/A转换器的输入端相连，所述移位(左移)寄存器的输出端与逐次比较寄存器的输入端相连，且移位(左移)寄存器的输入端连接到启动脉冲电路。

可选的，所述该逐次比较型AD转换器的转换过程如下：

①开始时逐次比较寄存器先清零；

②转换时，先将最高位置1，送D/A转换器转换，转换结果(V_REF/2)与输入的模拟量比较，如果转换的模拟量比输入的模拟量小，则1保留，如果转换的模拟量比输入的模拟量大，则A/D结果的最高位确定为0；

③然后从第二位依次重复上述过程直至最低位，最后逐次比较寄存器中的内容就是输入模拟量对应的数字量。

可选的，一个M位的逐次逼近型A/D转换器转换只需要比较M次，转换时间只取决于位数和时钟周期。

可选的，当有8位A/D转换时，8位分辨率需要9位移位(左移)寄存器，且该9位移位(左移)寄存器可进行异步并行装载预置和串入/串出操作。

可选的，所述移位(左移)寄存器中，当为低电平时，致使B[8:0]异步装载000000001；当为高电平时，当移位(左移)寄存器的CLK引脚上升沿为移位时钟，数据向高位移动，其中DI为高位串行输入。

可选的，所述逐次比较寄存器由DF7到DF0共8个D边沿触发器组成，数字量从D₇-D₀输出。

可选的，在启动脉冲的低电平使DF0-DF7异步置1，B₈为0，或门G开启，移位寄存器的移位时钟使能，逐次比较型A/D转换器进入到转换时间。