[发明专利]半导体结构及其制备方法

说明书

本发明涉及一种半导体结构，包括：基底，基底内形成有若干个间隔排布的有源区；若干个平行间隔排布的栅极结构，位于基底内；位线接触结构，位于基底内；绝缘衬垫层，位于基底内，且位于位线接触结构与栅极结构之间，以将位线接触结构与栅极结构绝缘隔离。使得位线接触结构与栅极结构之间被绝缘衬垫层隔开，两者即使存在交错的部分也不易出现短路或者产生较高的寄生电容，因此位线接触结构能够向有源区深处延伸，而栅极结构内的导电结构能够向有源区上表面延伸，绝缘衬垫层在隔开栅极结构和位线接触结构的同时也隔开了横跨同一有源区的相邻栅极结构，减小了相邻栅极结构的相互影响，减轻存储器产生漏洞的风险。

技术领域

本发明涉及半导体领域，特别是涉及一种半导体结构及其制备方法。

背景技术

半导体结构中通常包括字线和位线接触结构，由于字线和位线接触结构过于靠近可能会短路或产生过高的寄生电容，因此在制备时为了减少这些故障，会拉开了字线和位线接触结构的距离，出现位线接触结构不深入有源区而字线深埋有源区的情况，导致位元线接触窗无法深入到有源区深处。

发明内容

基于此，有必要针对上述问题，提供一种半导体结构及其制备方法。

一种半导体结构，包括：

基底，所述基底内形成有若干个间隔排布的有源区；

栅极结构，位于所述基底内，且同一所述有源区中至少间隔排布有一组所述栅极结构；

绝缘衬垫层，所述绝缘衬垫层位于所述栅极结构之间，且所述绝缘衬垫层的底表面要低于所述栅极结构的顶表面；

位线接触结构，位于同一所述有源区上相邻的一组所述栅极结构之间的所述绝缘衬垫层中，且所述位线接触结构的底表面与所述栅极结构之间的所述有源区接触。

通过上述技术方案，使得位线接触结构与栅极结构之间被绝缘衬垫层隔开，两者即使存在交错的部分也不易出现短路或者产生较高的寄生电容，因此位线接触结构能够向有源区深处延伸，而栅极结构中的导电部分能够向有源区上表面延伸，绝缘衬垫层在隔开栅极结构和位线接触结构的同时也隔开了横跨同一有源区的相邻栅极结构，减小了相邻栅极结构的相互影响，减轻存储器产生漏洞的风险。

在其中一个实施例中，所述绝缘衬垫层的底表面为连续的非平面表面。

在其中一个实施例中，所述绝缘衬垫层的底表面还同时位于部分所述栅极结构上，且位于所述栅极结构上的所述绝缘衬垫层的底表面低于位于所述有源区上的所述绝缘衬垫层的底表面。

在其中一个实施例中，所述绝缘衬垫层的底表面不高于所述栅极结构的底表面。

在其中一个实施例中，所述绝缘衬垫层包括二氧化硅层、氮化硅层、氮氧化硅层、碳化硅层及高k介质层中的至少一种。

在其中一个实施例中，所述绝缘衬垫层内形成有空气隙。

一种半导体结构制备方法，包括以下步骤：

提供基底，所述基底内形成有若干个间隔排布的有源区；

于所述基底内形成有若干个间隔排布的栅极结构，且同一所述有源区中至少间隔排布有一组所述栅极结构；

于所述基底内形成凹槽，所述凹槽位于同一所述有源区的所述栅极结构之间；

于所述凹槽内形成绝缘衬垫材料层；

于所述绝缘衬垫材料层内形成位线接触孔；

于所述位线接触孔内形成位线接触结构。