[发明专利]一种半导体结构的形成方法

说明书

本申请涉及半导体技术领域，具体地涉及一种半导体结构的形成方法。所述形成方法包括：提供半导体衬底，在所述半导体衬底中形成堆叠式电容结构，所述堆叠式电容结构包括至少三层电极层以及位于相邻电极层之间的绝缘层，所述电极层以及绝缘层延伸至半导体衬底表面；在所述堆叠式电容结构表面形成包括第一开口的光刻胶层，所述第一开口暴露位于最顶层的电极层；沿所述第一开口执行刻蚀工艺，至暴露下一个电极层；对所述光刻胶层进行部分灰化，以扩大所述第一开口至设定值；沿所述第一开口继续执行刻蚀工艺，至暴露再下一个电极层；重复所述部分灰化工艺及刻蚀工艺至暴露全部电极层；去除所述光刻胶层。

技术领域

本申请涉及半导体技术领域，具体地涉及一种半导体结构的形成方法。

背景技术

电容器是在超大规模集成电路中常用的无源元件，主要包括多晶硅-绝缘体-多晶硅(PIP，Polysilicon-Insulator-Polysilicon)、金属-绝缘体-硅(MIS，Metal-Insulator-Silicon)和金属-绝缘体-金属(MIM，Metal-Insulator-Metal)等。其中，由于MIM电容器对晶体管造成的干扰最小，且可以提供较好的线性度(Linearity)和对称度(Symmetry)，因此得到了更加广泛的应用。

具有沟槽结构的MIM电容器具有更高的容量，低漏电，高可靠性。为了进一步增加容量，通常还会堆叠多层MIM结构。所述MIM电容器一般包括多层MIM结构以及电连通每层金属层的接触结构。为了形成所述接触结构，需要先在所述MIM结构中形成多个贯通对应金属层的开口，目前，通常每个开口都需要单独光刻一次，成本十分高。

因此，有必要开发一种新的形成所述开口的方法，来降低成本。

发明内容

本申请提供一种半导体结构的形成方法，可以降低成本。

本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，在所述半导体衬底中形成堆叠式电容结构，所述堆叠式电容结构包括至少三层电极层以及位于相邻电极层之间的绝缘层，所述电极层以及绝缘层延伸至半导体衬底表面；在所述堆叠式电容结构表面形成包括第一开口的光刻胶层，所述第一开口暴露位于最顶层的电极层；沿所述第一开口执行刻蚀工艺，至暴露下一个电极层；对所述光刻胶层进行部分灰化，以扩大所述第一开口至设定值；沿所述第一开口继续执行刻蚀工艺，至暴露再下一个电极层；重复所述部分灰化工艺及刻蚀工艺至暴露全部电极层；去除所述光刻胶层。

在本申请的一些实施例中，所述光刻胶层的起始厚度为0.1微米-5微米。

在本申请的一些实施例中，对所述光刻胶层进行部分灰化的工艺包括：将所述半导体衬底设置于真空灰化室；向所述真空灰化室导入灰化气体。

在本申请的一些实施例中，所述灰化工艺的时间为5秒-150秒，灰化温度为200摄氏度-375摄氏度。

在本申请的一些实施例中，所述灰化工艺的灰化气体包括氨气，氧气，氮气或氢气中的一种或多种。

在本申请的一些实施例中，所述刻蚀包括湿法刻蚀或干法刻蚀。

在本申请的一些实施例中，所述每一绝缘层的厚度与材料都相同，所述每一电极层的厚度与材料都相同。

在本申请的一些实施例中，所述的堆叠式电容结构为：第一绝缘层，第一电极层，第二绝缘层，第二电极层，第三绝缘层，第三电极层，顶层绝缘层，顶层电极层，所述电极层以及绝缘层延伸至半导体衬底表面。

在本申请的一些实施例中，在所述半导体衬底中形成所述堆叠式电容结构的方法包括：提供半导体衬底，所述半导体衬底中形成有沟槽；在所述半导体衬底及沟槽表面依次形成第一绝缘层和第一电极层；在所述第一电极层表面依次形成第二绝缘层和第二电极层；在所述第二电极层表面依次形成第三绝缘层和第三电极层；在所述第三电极层表面依次形成顶层绝缘层和顶层电极层。