[发明专利]并行存取装置和方法以及芯片

权利要求书

1.一种并行存取装置，包括存储器和M个车道，所述存储器包括多个存储组，其特征在于，所述存储组的数量不小于所述M；所述装置还包括立即数堆和地址生成器，所述立即数堆连接所述地址生成器，所述地址生成器连接每个所述车道，每个所述车道均连接每个所述存储组；

所述立即数堆用于提供地址生成信息和步长，所述步长为奇数；

所述地址生成器用于接收SIMD控制指令和车道信息以及所述地址生成信息，并为所述车道生成目标地址；所述车道信息包括所述步长；所述地址生成器包括车道步长生成单元以及地址生成单元，其中：

所述车道步长生成单元用于根据所述SIMD控制指令和所述车道信息生成车道步长，所述车道步长为所述步长的K倍，所述K为整数，所述K的取值范围为[N,M+N-1],所述N为不小于0的整数；

所述地址生成单元用于根据所述SIMD控制指令将所述地址生成信息和所述车道步长求和，并将得到的和值作为所述目标地址输出至相应的车道；

所述M个车道用于根据各自的所述目标地址访问对应的所述存储组，并行进行存取操作。

2.根据权利要求1所述的存取装置，其特征在于，所述车道步长生成单元包括算术运算器件，所述算术运算器件用于生成所述车道步长。

3.根据权利要求2所述的存取装置，其特征在于，所述算术运算器件包括多个加法器，所述多个加法器级连。

4.根据权利要求2所述的存取装置，其特征在于，所述算术运算器件包括加法器和移位器，所述车道步长生成单元用所述移位器输出A类车道步长或用所述加法器输出B类车道步长。

5.根据权利要求1所述的存取装置，其特征在于，所述地址生成信息包括基址和偏移量，所述地址生成单元包括至少两个加法器，所述两个加法器用于将所述基址和所述偏移量以及所述车道步长求和，得到的和值作为所述目标地址。

6.一种并行存取方法，提供一个存储器和M个车道，其特征在于，所述方法包括以下步骤：

步骤110:将所述存储器划分为多个存储组，所述存储组的数量不小于所述M；

步骤120:获取SIMD控制指令，根据所述SIMD控制指令依次生成至少两个目标地址，并将所述至少两个目标地址发送至所述M个车道中对应的车道，且一个目标地址仅能发送至一个车道；生成单个所述目标地址的过程包括：

根据所述SIMD控制指令获取车道信息，所述车道信息包括步长，所述步长为奇数；根据所述车道信息生成车道步长，其中，所述车道步长为所述步长的K倍，所述K为区间[N,M+N-1]内的整数,所述N为不小于0的整数；

根据所述SIMD控制指令获取地址生成信息，将所述地址生成信息与所述车道步长求和，并根据所述SIMD控制指令将得到的和值作为一个所述目标地址直接发送至对应的所述车道；每次根据所述SIMD控制指令生成单个所述目标地址的过程中生成的所述车道步长各不相同；

步骤130:根据所述SIMD控制指令生成的目标地址均已发送至对应的车道后，所述对应的车道同时开始运行，按照各自接收到的所述目标地址访问对应的所述存储组，并行进行存取操作。

7.根据权利要求6所述的存取方法，其特征在于，所述地址生成信息包括基址和偏移量，所述步骤120包括将所述基址和所述偏移量以及所述车道步长求和，得到的和值作为所述目标地址。

8.根据权利要求6所述的存取方法，其特征在于，还提供车道步长生成单元，所述车道步长生成单元包括算术运算器件，所述SIMD控制指令控制所述算术运算器件生成所述车道步长。

9.根据权利要求6-8任一项所述的存取方法，其特征在于，每个所述存储组有各自的组编号，所述目标地址中的低log₂M位为所述组编号。

10.一种芯片，其特征在于，包括：

计算机可读存储介质，用于存储计算机程序；

处理器，至少包括权利要求1-5任一项所述的存取装置；所述处理器用于执行所述计算机程序时实现如权利要求6-9任一项所述的方法的步骤。