[实用新型]半导体存储器

权利要求书

1.一种半导体存储器，其特征在于，包括：

衬底，所述衬底内具有多条字线以及位于相邻两条字线之间的导电接触区；

沟槽，位于所述导电接触区内；

接触窗口，位于所述导电接触区内，所述接触窗口位于所述沟槽上方且与所述沟槽连通，所述接触窗口的宽度大于所述沟槽的宽度；

接触插塞，包括填充于所述沟槽的接触部和填充于所述接触窗口且与所述接触部电连接的插塞部。

2.根据权利要求1所述的半导体存储器，其特征在于，还包括：

绝缘层，位于所述导电接触区与所述字线之间，用于电性隔离所述导电接触区与所述字线；

所述字线的顶面与所述接触部的底面均位于所述绝缘层的顶面之下。

3.根据权利要求1所述的半导体存储器，其特征在于，所述导电接触区为存储单元接触区或位线接触区。

4.根据权利要求1所述的半导体存储器，其特征在于，多条所述字线将所述衬底划分为若干个交替排列的存储单元接触区和位线接触区；

所述沟槽包括位于所述存储单元接触区的第一沟槽和位于所述位线接触区的第二沟槽；

所述接触窗口包括位于所述存储单元接触区且与所述第一沟槽连通的第一接触窗口和位于所述位线接触区且与所述第二沟槽连通的第二接触窗口；

所述第一接触窗口的宽度大于所述第一沟槽的宽度，所述第二接触窗口的宽度大于所述第二沟槽的宽度。

5.根据权利要求4所述的半导体存储器，其特征在于，所述接触插塞包括存储单元接触插塞和位线接触插塞；

所述存储单元接触插塞包括位于所述第一沟槽内的第一接触部、以及位于所述第一接触窗口内且与所述第一接触部的顶部电连接的第一插塞部；

所述位线接触插塞包括位于所述第二沟槽内的第二接触部、以及位于所述第二接触窗口内且与所述第二接触部的顶部电连接的第二插塞部。

6.根据权利要求5所述的半导体存储器，其特征在于，在沿垂直所述衬底的方向上，所述第一接触部的底面位于所述第一插塞部的底面之下且位于所述字线的顶面之上，所述第二接触部的底面位于所述第二插塞部的底面之下且位于所述字线的顶面之上。

7.根据权利要求6所述的半导体存储器，其特征在于，在沿垂直于所述衬底的方向上，所述第一接触部的底面距离所述第一插塞部的底面的距离大于或者等于所述第一接触部的底面距离所述字线的顶面的距离，且所述第二接触部的底面距离所述第二插塞部的底面的距离大于或者等于所述第二接触部的底面距离所述字线的顶面的距离。

8.根据权利要求5所述的半导体存储器，其特征在于，所述第一接触部的材料与所述第一插塞部的材料相同，且所述第二接触部的材料与所述第二插塞部的材料相同。

9.根据权利要求8所述的半导体存储器，其特征在于，所述第一接触部、所述第一插塞部、所述第二接触部和所述第二插塞部的材料均为多晶硅材料。

10.根据权利要求1所述的半导体存储器，其特征在于，所述接触窗口的宽度小于或者等于所述导电接触区的宽度。