[发明专利]电路布置及其形成方法

权利要求书

1.一种电路布置，包括：

第一电路，被配置成接收提供给所述电路布置的一个或多个输入信号；以及

第二电路，被配置成提供所述电路布置的一个或多个输出信号，

其中所述第一电路包括：

第一上拉网络，包括彼此电耦合的第一导电类型的至少一个第一晶体管和第二导电类型的第二晶体管；以及

第一下拉网络，包括彼此电耦合的所述第一导电类型的第一晶体管和所述第二导电类型的至少一个第二晶体管，并且

其中所述第二电路包括：

第二上拉网络，包括所述第一导电类型的第一晶体管；以及

第二下拉网络，包括所述第二导电类型的第二晶体管，并且

其中所述第一上拉网络和所述第二下拉网络彼此电耦合，并且

其中所述第一下拉网络和所述第二上拉网络彼此电耦合。

2.根据权利要求1所述的电路布置，

其中所述第一上拉网络的所述第二晶体管的源极端子连接到所述第一上拉网络的所述至少一个第一晶体管的漏极端子，

其中所述第一上拉网络的所述第二晶体管的漏极端子连接到所述第二下拉网络的所述第二晶体管的栅极端子，

其中所述第一下拉网络的所述第一晶体管的漏极端子连接到所述第二下拉网络的所述第一晶体管的栅极端子，并且

其中所述第一下拉网络的所述第一晶体管的源极端子连接到所述第一下拉网络的所述至少一个第二晶体管的漏极端子。

3.根据权利要求1或2所述的电路布置，

其中，响应于接收到的第一输入信号，所述第一上拉网络被配置成导电以接通所述第二下拉网络，从而提供第一输出信号，并且

其中，响应于接收到的第二输入信号，所述第一下拉网络被配置成导电以接通所述第二上拉网络，从而提供第二输出信号。

4.根据权利要求1至3中任一项所述的电路布置，还包括：

辅助上拉网络，电耦合到所述第一下拉网络和所述第二上拉网络，所述辅助上拉网络包括所述第一导电类型的至少一个第一辅助晶体管；以及

辅助下拉网络，电耦合到所述第一上拉网络和所述第二下拉网络，所述辅助下拉网络包括所述第二导电类型的至少一个第二辅助晶体管。

5.根据权利要求4所述的电路布置，

其中所述至少一个第一辅助晶体管的漏极端子连接到所述第一下拉网络的所述第一晶体管的漏极端子和所述第二上拉网络的所述第一晶体管的栅极端子，并且

其中所述至少一个第二辅助晶体管的漏极端子连接到所述第一上拉网络的所述第二晶体管的漏极端子和所述第二下拉网络的所述第二晶体管的栅极端子。

6.根据权利要求4或5所述的电路布置，

其中，响应于接收到的第一输入信号，所述第一上拉网络被配置成导电以接通所述第二下拉网络，从而提供第一输出信号，并且所述辅助上拉网络被配置成导电以断开所述第二上拉网络，并且

其中，响应于接收到的第二输入信号，所述第一下拉网络被配置成导电以接通所述第二上拉网络，从而提供第二输出信号，并且所述辅助下拉网络被配置成导电以断开所述第二下拉网络。

7.根据权利要求1至6中任一项所述的电路布置，

其中所述第一上拉网络的所述至少一个第一晶体管包括第一导电类型的多个第一晶体管，所述多个第一晶体管彼此电耦合并且与所述第一上拉网络的所述第二晶体管电耦合，并且

其中所述多个第一晶体管以堆叠连接或并联连接中的至少一个布置。

8.根据权利要求1至7中任一项所述的电路布置，

其中所述第一下拉网络的所述至少一个第二晶体管包括所述第二导电类型的多个第二晶体管，所述多个第二晶体管彼此电耦合并且与所述第一下拉网络的所述第一晶体管电耦合，并且

其中所述多个第二晶体管以堆叠连接或并联连接中的至少一个布置。