[发明专利]电路布置及其形成方法

说明书

提供了一种电路布置，其具有配置成接收输入信号的第一电路和配置成提供输出信号的第二电路，其中第一电路包括：第一上拉网络，其具有彼此电耦合的第一导电类型的第一晶体管和第二导电类型的第二晶体管；以及第一下拉网络，其具有彼此电耦合的第一导电类型的第一晶体管和第二导电类型的第二晶体管，其中第二电路包括：第二上拉网络，其具有第一导电类型的第一晶体管；以及第二下拉网络，其具有第二导电类型的第二晶体管，其中第一上拉网络和第二下拉网络彼此电耦合，并且其中第一下拉网络和第二上拉网络彼此电耦合。

相关申请的交叉引用

本申请要求2018年3月19日提交的新加坡专利申请No.10201802217V的优先权的权益，出于所有目的，其全部内容以引用方式并入本文中。

技术领域

各个实施例涉及电路布和用于形成电路布置的方法。

背景技术

在地面外卫星空间(SS)应用中，集成电路(IC)的鲁棒性是最重要的设计考虑因素之一。这是因为在用于SS应用的电子系统中具体实施的IC受到各种可能的辐射影响，这可以危害IC的功能，最坏的情况是会对IC造成永久性且无法修复的损坏。可能的辐射效应包括单事件效应(SEE)，其中当激发粒子击中IC时会引起错误。SEE中的一个是单事件瞬态(SET)，其中在晶体管节点处的单事件(例如，激发粒子)击中产生电荷，该电荷在晶体管节点上产生瞬态脉冲。瞬态脉冲可能对IC有害。例如，在数字电路中，瞬态脉冲可以通过在顺序逻辑中翻转逻辑状态而导致单事件翻转(SEU)，从而引起错误。当使用先进的纳米级制造工艺(例如，特征部尺寸＜90nm)和/或在严重的辐射环境下，预计IC中SEE的发生率很高。因此，非常需要减轻SET(从而减轻SEU)，以增强用于SS应用的IC的整体鲁棒性。

类似地，对于诸如汽车(例如，第5级自动驾驶汽车)之类的地面高可靠性(high-rel)应用，由于在环境中存在重粒子(包括包装材料中含α的粒子)(由残留的放射性元素释放)，所述重粒子的存在可以导致不良的故障，因此也应用了相同的鲁棒性考虑。

为了减轻SEE，可以通过专用IC制造工艺、设计技术或其组合来实现对IC进行辐射硬化。在这些应用不容易获得并且其成本通常高得无法接受的意义上，用于此类应用的专用IC制造过程是异乎寻常的。另一方面，用于辐射硬化的设计技术也称为RHBD(辐射硬化设计)，由于RHBD技术可以被整合到当前最先进的商业可获得的制造工艺中而变得越来越流行。

首先，下面首先简要描述解释如何创建SET的基本机制。

图1A示出了具有PMOS(p型金属氧化物半导体)晶体管182a和NMOS(n型金属氧化物半导体)晶体管184a的反相器180a的示意图，其中PMOS晶体管182a断开，并且PMOS晶体管182a的漏极(D)被辐射粒子186a击中。图1B描绘了反相器180a的截面图，其中辐射粒子186a击中在p+区域188a(PMOS 182a的漏极(D))。在击中期间，引起了电子-空穴对，但电子在已经充满空穴的p+区域188a中被迅速吸收，而在p+区域188a中留下了引起的空穴。因此，如图1C中所示，输出Q将暂时从逻辑‘0’切换到逻辑‘1’，从而产生正SET脉冲192a。在最终吸收了引起的空穴之后，SET脉冲192a将逐渐消失。SET脉冲192a通常非常短，大约100ps至250ps。此外，虽然NMOS晶体管182a和PMOS晶体管184a的漏极(D)(p+区域188a和n+区域190a)连接在一起，但是如果辐射粒子186a仅击中在导通的NMOS晶体管184a上，则在逻辑上是无关紧要的，因为将仅产生非常小的负脉冲，其中负脉冲将增强逻辑状态‘0’。